부울 변수 NP를 만족시키는 연산자를 찾는 데 문제가 있습니까?

이것은 각 변수의 할당은 알고 있지만 부울 연산자의 할당은 알지 못한다는 점을 제외하고는 SAT와 유사합니다. 이 경우 각 연산자의 할당을 찾고 있으므로식이 주어진 부울 값으로 NPC 문제를 평가합니까?

실제로, 정수 산술 표현 (예 : = 10) 을 만족시키기 위해 산술 연산자의 할당을 찾는 것이 NP가 완전한지 궁금합니다.$1$ $op_1$ $3$ $op_2$ $7$ $op_3$ $op_4$

덧셈과 뺄셈을 사용하면 NP 문제인 Partition 문제 가 두 번째 문제로 줄어 듭니다.

S = { s 1 , s 2 , … , s n } 세트가 주어지면 문제가 발생합니다.$S = \{s_1, s_2, \ldots, s_n\}$

s 1 o p 1 s 2 o p 2 s 3 o p 3 … o p n - 1 s n = 0 . $s_1$ $op_1$ $s_2$ $op_2$ $s_3$ $op_3$ $\ldots op_{n-1}$ $s_n = 0$

솔루션이 존재하면 두 세트를 만듭니다.

$S_1 = \{s_1\}\cup \{s_i | op_{i-1} = +\}$

$S_2 = \{s_i | op_{i-1} = -\}$

이 두 세트는 원래 문제를 설정하여 동일한 합계를 가져야하므로 파티션 문제가 해결됩니다. 이것은이 문제에 대한 실제 해결책을 열심히 제시 할뿐만 아니라 실제로 솔루션이 존재하는지 여부를 결정하는 것이 어렵습니다 (적어도 덧셈과 뺄셈).

곱셈과 덧셈과 같은 음의 정수 생성을 허용하지 않는 일련의 연산의 경우 명확하지 않습니다. 또한 이것은 문제가 약하게 NP-hard라는 것을 보여줍니다. 이보다 더 강한 결과를 제공하는 축소가있을 수 있습니다.

짧은 답변. SAT 의 운영자 버전 은 효율적으로 해결할 수 있습니다. 적어도 원하는 게이트 세트 선택에 대해 팬 아웃이없는 2 입력 게이트의 임의 회로를 가정하면 가능합니다.

긴 대답입니다. 부울 문제의 다음 형식을 가정합니다.

2- 트리 OPSAT. 주어진 입력 X ∈ { 0 , 1 } , N 대 N ⩾ 2 게이트 세트 G 회로가 존재하지 않는 2 입력 단일 출력 게이트들로 구성된 C 에 게이트 이루어진 G 받아 X를 이다, 입력 x ( 회로 C 의 잎에 x의 비트를 순서대로 매핑) 가 주어지면 만족 합니까?$x \in \{0,1\}^n$$n \geqslant 2$$\mathcal G$$C$$\mathcal G$ $x$$x$$x$$C$

특히, 우리 는 (이진 트리는 제외 하고) 회로 C 에 특별한 구조를 부과하지 않으며 , 팬 아웃을 허용하지 않으므로 ( x의 각 비트가 한 번만 사용되도록) 게이트가 비대칭 적 일 수 있습니다. 2 비트 게이트 만 허용함으로써 NOT 게이트 는 제외 하지만 ( AND / NAND 와 같은 부정에 의해 서로 관련된 여러 게이트를 가짐으로써 시뮬레이션 할 수 있음) 입력없이 상수를 간단히 출력하는 게이트도 제외합니다. 따라서 회로의 게이트 수는 실제로 n 비트 입력의 경우 항상 n - 1이 됩니다 . 간결성을 위해 아래에서는 다음과 같이 간단히 2-TREE-OPSAT 를 참조합니다.$C$$x$$n-1$$n$OPSAT ; 임의의 k- 입력 게이트 ( k-TREE-OPSAT )를 허용하거나 팬 아웃 ( k-FANOUT-OPSAT이라고도 함 )을 허용하는 회로에서는 문제 분석이 훨씬 어려워 질 수 있습니다 .

[ 추가 편집 : 우리는 주어진 x ∈ { 0 , 1 } ∗ 를 목표 값 b ∈ { 0 , 1 에 매핑하려고 시도하는 현재 수정 질문의 더 일반적인 문제를 고려하도록 이것을 쉽게 조정할 수 있습니다. } , 아래 분석에서 0 과 1 의 역할을 교환함으로써 ; 이것의 역할이 상호 교환 효과 갖는 AND 및 OR , NAND을 하고 NOR , 등 ] $x \in \{0,1\}^\ast$$b \in \{0,1\}$$0$$1$$\def\et{\wedge}\def\ou{\vee}\def\AND{\mathop{\text{AND}}}\def\NAND{\mathop{\text{NAND}}}\def\OR{\mathop{\text{OR}}}\def\NOR{\mathop{\text{NOR}}}\def\EQUAL{\mathop{\text{EQUAL}}}\def\PARITY{\mathop{\text{PARITY}}}$

x ∈ { 0 , 1 } n 의 고정 된 선택의 경우 , 적절한 게이트를 가진 적합한 트리를 선택하는 문제는 논리적 분리와 다르지 않습니다 : OR ( x , y ) 와 같은 등가를 사용 $x \in \{0,1\}^n$≡( AND(x,y)∨PARITY ( x , y ) ) 더 복잡한 게이트 세트와 관련된 컬렉션 사이를 단순하고 강력한 게이트 세트로 축소 할 수 있습니다. 현명 일부 요소를 선택하여, 설정에 속하지 않는 다른 게이트를 에뮬레이트 할 수있는 하나 개의 게이트 세트 말할 수 G 게이트와 동일한 효과 (특정 입력을 제공 할 때)를 갖는다 G ∉ G를 . 특히 게이트의 특정 조합 (예 : { OR , NAND } )은 상수 함수 1을 생성하는 시뮬레이션을 시뮬레이션 할 수 있습니다. 이러한 게이트 세트는tautologous입니다.

우리는 다른 유형의 게이트 G를 포함하는 게이트 세트를 고려하여 나중에 분석의 이후 사례에서 해당 게이트를 제외하고 게이트 중 하나를 포함하는 게이트 세트가 다루기 힘든 문제를 초래한다는 것을 보여줍니다. 상수 1 게이트에서 상수 0 게이트 까지 문제의 게이트를 만족시키는 2 비트 스트링의 순서로 진행합니다 .$G$$1$$0$

1. 상수 게이트 G ( x , y ) = 1 을 포함하는 모든 게이트 세트 G에 대해 게이트 만 사용하여 회로 C 를 구축 할 수 있습니다 .이 경우 C 는 x를 받아들 입니다.$\mathcal G$$G(x,y) = 1$$C$$C$$x$

2. OR과 NAND. 모든 게이트 집합 G 포함 OR : 기타 모든 게이트 G ∈ G 충족 G ( X , Y $\mathcal G$$\OR$$G \in \mathcal G$⟹OR ( x , y ) 이면회로 C 를 구축 할 때 OR 이외의 다른 게이트를 선택하면 이점이 없습니다. OR 게이트만있는 회로는 x ∈ 0 ∗를 제외한 모든 문자열을 허용합니다. 그렇지 않으면,이 게이트 존재 G ∈ G 되도록 { G는 , OR } tautologous이다. 의 인스턴스 그래서OPSAT와 OR ∈ G는 간단합니다; NAND ∈ G에 대해서도 비슷한 언급이 적용됩니다.$G(x,y) \implies \OR(x,y)$$\OR$$C$$\OR$$x \in 0^\ast$$G \in \mathcal G$$\{G, \OR\}$$\OR \in \mathcal G$$\NAND \in \mathcal G$

3. 시사점 같은 게이트. 게이트 G ( x , y ) = ¬ x ∨ y를 고려하십시오. ( x , y ) = ( 1 , 0 ) 이면 0 만 출력합니다 . 다음 것을 위해 유사한 분석을 적용한다 게이트 G ' ( X , Y ) = (X) ∨ ¬ Y . 문자열 x ∈ { 0 , 1 } n을 고려하십시오 . 만약 $G(x,y) = \neg x \ou y$$(x,y) = (1,0)$$G'(x,y) = x \ou \neg y$
   
   $x \in \{0,1\}^n$$x$0으로 끝나고 x 를 w j = 1 * 0 형식의 하위 문자열로 분해합니다 . 이러한 각각의 w J 우리 재귀 적용 G를 출력 산출 왼쪽 오른쪽 0을 각각 w J . 만약, 마찬가지로 (길이 1의 스트링을 위해, 우리는. 즉만으로는 입력을두고 사소한 회로를 사용) 의 X 만료 한 분해 X 형태의 문자열로 w J = 0 * 1 , 재귀 적용 G를 왼쪽에서 각각에$0$$x$$w_j = 1^\ast 0$$w_j$$G$$0$$w_j$$x$$1$$x$$w_j =0^\ast 1$$G$w J 출력 산출, 1 각 w J를 . 따라서, 우리가 어느 만족되는 회로를 구축하는 문제를 줄일 수 0 m 또는 1 m , m은 서브 스트링들의 수이고 1 * 0 또는 0 * 1 . 들면 m ⩾ 2 우리는 사용하거나 수락 할 수 G의 반복적 적용에 의해 게이트 G를 왼쪽에서 오른쪽. 이것은 단지 m = 1 의 경우를 남겨두고문제가되는 경우는 입력 x ∈ $w_j$$1$$w_j$$0^m$$1^m$$m$$1^\ast0$$0^\ast 1$$m \geqslant 2$$G$$G$$m = 1$* 0 . 들면 X = 1 * 0 만 구성된 모든 회로 G의 유일한 형태의 짧은 스트링 수득한다 게이트 1 * 0 궁극적으로 단일 비트 열 수득 0 그래서 어떠한 회로 것을 G의 게이트는이 입력에 의해 만족 될 수 없다. 이 경우에도, 게이트 H ∈ G 되는 H ( 1 , 0 ) = 1 다음, { G , H가 } tautologous된다; 또는 게이트 H 가있는 경우$x \in 1^\ast 0$
   
   $x= 1^\ast 0$$G$$1^\ast 0$$0$$G$$H \in \mathcal G$$H(1,0) = 1$$\{G,H\}$∈ G가 있는 H ( 1 , 1 ) = 0 , 우리는 폼의 문자열 줄일 수 11 * 0 형태의 문자열 ( 1 * 0 ) * 적용하여 H를 첫 번째 두 비트 (X) . 그렇지 않으면 x ∈ 1 ∗ 0을 받는 회로를 구성 할 수 없습니다. 따라서,의미와 같은 게이트를 포함하는모든 게이트 세트 G에 대해,OPSAT가 용이하다.$H \in \mathcal G$$H(1,1) = 0$$11^\ast 0$$(1^\ast 0)^\ast$$H$$x$$x \in 1^\ast 0$
   
   $\mathcal G$

4. 투영의 부정. 게이트 ¬ π 1 ( x , y ) = ¬ x 및 ¬ π 2 ( x , y ) = ¬ y를 고려하십시오 . 우리는 ¬ π 1 , ¬ π 2 와 유사한 분석을 고려 합니다. 자체적으로 ¬ π 1 은 n ⩾ 2에 대해 0 ( 0 | 1 ) n - 1의 문자열을 허용 할 수 있습니다.$\neg \pi_1(x,y) = \neg x$$\neg \pi_2(x,y) = \neg y$$\neg \pi_1$$\neg \pi_2$$\neg \pi_1$$0(0|1)^{n-1}$$n \geqslant 2$최종 환원하여 N을 - 1 도포 후 단일 비트 비트 및 ¬ π 1 ; 마지막 n - 2 비트를 단일 비트로 줄이고 회로 ¬ π 1 ( ¬ π 1 ( x 1 , x 2 ) 를 적용하여 n ⩾ 3 에 대해 1 ( 0 | 1 ) n - 1 을 비슷하게 받아 들일 수 있습니다. , x 3 ) . 유일한 입력이 $n-1$$\neg \pi_1$$1(0|1)^{n-1}$$n \geqslant 3$$n-2$$\neg \pi_1(\neg \pi_1(x_1, x_2),x_3)$π 1 회로는 10 또는 11을 수용 할 수 없다. 보조 게이트가이를 허용하는지 결정하는 것은 사소한 일입니다. 따라서OPSAT는 예측을 부정하기가 쉽다.$\neg \pi_1$$10$$11$

5. 패리티와 평등 . 게이트 패리티 ( x , y ) = ( x ∨ ¬ y ) ∧ ( ¬ x ∨ y )를 고려하십시오 . 게이트 세트 G = { PARITY }는 분명히 홀수 1의 문자열 x ∈ { 0 , 1 } n 만으로 정확하게 만족 될 수 있습니다 . 다른 게이트를 추가 할 때의 이점을 고려합니다.$\PARITY(x,y) = (x \ou \neg y) \et (\neg x \ou y)$$\mathcal G = \{\PARITY\}$$x \in \{0,1\}^n$

   • 모두 포함하는 모든 게이트 세트 PARITY 및 하나 AND 또는 NOR ( X , Y ) = ¬ ( X ∨ Y ) 함유 회로 시뮬레이션 할 OR 또는 NAND의 완벽한 경우 고정형 입력을위한 게이트 (각각)를 OPSAT .$\PARITY$$\AND$$\NOR(x,y) = \neg(x \ou y)$$\OR$$\NAND$
   • 어느 π 1 ( X , Y ) = X 또는 π (2) ( X , Y ) = Y는 어느 시뮬레이션하는데 사용될 수 AND 또는 NOR 우리는이 게이트와 게이트 세트를 줄일 수 있도록, 짝수 패리티 2 비트 문자열과 앞의 경우에 대한 패리티 .$\pi_1(x,y) = x$$\pi_2(x,y) = y$$\AND$$\NOR$$\PARITY$
   • PARITY 와 EQUAL = ¬ PARITY 는 서로 유사합니다.$\PARITY$$\EQUAL = \neg \PARITY$
   • 우리가 보충하면 PARITY 게이트와 G 01 = ¬ X ∧ Y가 우리 제외한 모든 짝수 패리티 열을 받아 들일 수 X ∈ ( 11 ) * 0 * 적용하여 G 01 (A)에 01 의 -substring X 후 적용 PARITY의 회로 나머지. 마찬가지로, PARITY 함께 G 10 = X ∧ ¬ Y는 폼을 제외한 문자열을 수락 할 수 X ∈ 0 *$\PARITY$$G_{01} = \neg x \et y$$x \in (11)^\ast 0^\ast$$G_{01}$$01$$x$$\PARITY$$\PARITY$$G_{10} = x \et \neg y$11 ) ∗ . G 01 과 G 10으로 PARITY 를보완하면 x ∈ 0 ∗ 및 x = 11을 제외한 모든 입력을 수용하는 회로를 구축 할 수있습니다.$x \in 0^\ast (11)^\ast$$\PARITY$$G_{01}$$G_{10}$$x \in 0^\ast$$x = 11$
   • 마지막으로, 보충 경우 패리티 상수 게이트와 Z ( X는 , Y는 ) = 0 우리 제외한 모든 입력을받을 수 있으며, X ∈ ( 11 ) * 또는 X ∈ 0 * 함으로써 G의 하위 문자열에 게이트가 01 또는 10를 , 환원 홀수 패리티 사건.$\PARITY$$Z(x,y) = 0$$x \in (11)^\ast$$x \in 0^\ast$$G$$01$$10$

   따라서 OPSAT 는 PARITY를 포함하는 모든 G에 대해 쉽습니다 . 유사한 분석을 적용 EQUAL 로써 게이트 PARITY의 게이트 : 때문에 EQUAL ( X , Y ) = ¬ PARITY ( X , Y ) = ¬ PARITY ( ¬ X , ¬ Y가 ) 의 회로 EQUAL의 게이트는 본질적의 패리티를 계산 입력에서 0 의 수 그런 다음 EQUAL에 대한 분석을 줄일 수 있습니다$\mathcal G$$\PARITY$
   
   $\EQUAL$$\PARITY$$\EQUAL(x,y) = \neg \PARITY(x,y) = \neg \PARITY(\neg x, \neg y)$$\EQUAL$$0$$\EQUAL$0 과 1 을 교환함으로써 PARITY 와 동등 합니다 .$\PARITY$$0$$1$

6. 프로젝션 게이트. 게이트 π 1 ( x , y ) = x 및 π 2 ( x , y ) = y 는 자체적으로 취하여 각각 1로 시작하거나 끝나는 스트링을 받아들이는 회로 만 만들 수 있습니다 . 다른 게이트로 게이트 π 1 을 확장 하는 효과를 고려하십시오 ( π 2에 대한 유사한 분석이 유지됨 ).$\pi_1(x,y) = x$$\pi_2(x,y) = y$$1$$\pi_1$$\pi_2$

   • π 1 과 π 2를 모두 허용하면 "선택"회로를 구성 할 수 있으며 입력에서 단일 비트 만 출력합니다. 이것은 모든 x ≠ 0 n을 수용 할 수 있으며 G ( 0 , 0 ) = 1 인 게이트 G 를 보완하여 모든 x에 대해 만족스러운 회로를 구축 할 수 있습니다 .$\pi_1$$\pi_2$$x \ne 0^n$$G$$G(0,0) = 1$$x$
   • π 1 을 NOR 또는 G 01 = ¬ x ∧ y로 보충 하면 OR 또는 고정 입력에 대한 함의 유사 게이트를 시뮬레이션 할 수 있습니다 . 이 두 경우 모두 OPSAT 가 해결되었습니다.$\pi_1$$\NOR$$G_{01} = \neg x \et y$$\OR$
   • AND , G 10 = x ∧ ¬ y , 상수 게이트 Z ( x , y ) = 0 또는 이들의 조합으로 π 1 을 보충하면 추가 수용 전력을 얻지 못하므로 여전히 문자열 만 수락 할 수 있습니다 1로 시작합니다 .$\pi_1$$\AND$$G_{10} = x \et \neg y$$Z(x,y) = 0$$1$

   따라서, 다른 게이트 위해 우리는 보충 수 π 1 (또는 π 2 ), 우리는 중 하나 tautologous 세트를 획득 바로 위에 별도의 수용 능력을 획득하지 π 1 (또는 π 2 ) 또는 이전 쉬운 경우에 감소시킬 OPSAT . 그런 다음 임의의 인스턴스 OPSAT 와 π 1 ∈ G 또는 π 2 ∈ G는 쉽다.$\pi_1$$\pi_2$$\pi_1$$\pi_2$$\pi_1 \in \mathcal G$$\pi_2 \in \mathcal G$

7. 델타 기능 게이트. AND , NOR , G 10 ( x , y ) = x ∧ ¬ y 및 G 01 ( x , y ) = ¬ x ∧ y 와 같이 하나의 입력 만있는 2 비트 게이트를 고려하십시오 . AND 게이트 로만 만든 회로는 문자열 1 만 허용합니다. * : 다른 델타 기능 게이트로 보완하면 EQUAL , π 1 또는$\AND$$\NOR$$G_{10}(x,y) = x \et \neg y$$G_{01}(x,y) = \neg x \et y$$\AND$$1^\ast$$\EQUAL$$\pi_1$해결 된 경우 인 π 2 ; NOR 에도 비슷한 설명이 적용됩니다. 또한, 게이트 세트 { G 01 , G 10 } 을 사용하여 패리티 게이트를시뮬레이션 할 수도 있습니다. 따라서 게이트 G 10 또는 G 01 에 초점을 맞출 수있으며 게이트 Z ( x , y ) = 0으로 보완 될 수 있습니다. 우리는 G 10 에 중점을 두 었으며 , G 01 의 경우도 비슷합니다. G 10 만으로만들어진 회로는수용 가능하도록 제작 될 수 있습니다$\pi_2$$\NOR$$\{G_{01}, G_{10}\}$$\PARITY$$G_{10}$$G_{01}$$Z(x,y) = 0$$G_{10}$$G_{01}$
   
   $G_{10}$마지막 n - 2 비트에임의의 회로를적용한 다음 회로 G 10 ( x 1 , G 10 ( x 2 , x 3 ) ) 을 적용하여 문자열 11을 제외한 1 ( 0 | 1 ) n - 1 입니다. 분명히, 문자열 11 은 G 10 또는 Z에 의해받아 들여질 수 없습니다. 그리고 우리는 G $1(0|1)^{n-1}$$11$$n-2$$G_{10}(x_1, G_{10}(x_2, x_3))$$11$$G_{10}$$Z$$G_{10}$스트링을 받아들이는 회로는 가장 왼쪽에있는 게이트의 중간 결과를 가져야하며, 가장 왼쪽 입력 자체까지 1을 산출 해야합니다. Z 게이트 를 추가해도 추가적인 이점은 없습니다 . 따라서 G 10 회로는 x ∈ 1 ( 0 | 10 | 11 ) ( 0 | 1 ) ∗ 만 사용할 수 있습니다.$1$$Z$$G_{10}$$x \in 1(0|10|11)(0|1)^\ast$

8. 마지막으로 Z 게이트 로만 구성된 회로 는 입력을받지 않습니다.$Z$

각 게이트는 잘 정의되고 일반적으로 상당히 큰 입력 클래스를 생성하므로 추가 게이트가 문제를 사소하게 만드는 경향이 있으므로 2-TREE-OPSAT 가 P에 있음을 알 수 있습니다.