회로 평가 문제를위한 작은 회로

하자 맵핑 함수 될 -gate 회로 의 비트들과 비트 스트링 에 . 회로가 할당의 비순환 시퀀스 로 인코딩되었다고 가정합니다 . 는 와이어 레이블입니다.$\mathsf{CircuitEval}_{s, n}$$s$$C$$n$$n$$x$$C(x)$$k := g(i, j)$$i, j, k$

나는 이것이 약간 재미있는 질문이라는 것을 알고 있지만이 문제의 회로 복잡성에서 가장 잘 알려진 상한은 무엇입니까? 이 함수를 계산 하는 단일 테이프 TM이 있으므로 Fischer-Pippenger 시뮬레이션을 통해 크기 이면 충분합니다 . 이차는 앞뒤로 찾아봐야합니다. 더 잘할 수 있습니까? 크기 있습니까?$O((s + n)^2)$$O((s + n)^2 \log(s + n))$$O(s + n)$

나는 Ryan Williams (이 답변을 게시 할 수있는 공로를받을 자격이 있음)와의 대화를 통해 Paul과 Pippenger로부터 회로 시간이 준 선형 시간 멀티 테이프 TM에 의해 결정될 수 있으며 멀티 테이프의 감소가 있음을 알게되었습니다 준 선형 크기의 블로우 업 만 발생시키는 회로에 대한 TM. 즉, 회로 평가는 공식 에 따라 크기의 회로를 가지고 있습니다.$(n+s)\log^{O(1)}(n+s)$

여기 6 페이지 에 이에 대한 증거가 있습니다 (Theorem 3.1 (Folklore) 참조).