페라이트 비드 위치

DAC, ADC, CPLD 및 OpAmp 장치에 추가 전원 공급 장치 필터링을 사용하고 싶습니다. 에서 이 질문 나는 페라이트 비드의 글로벌 위치에 대한 점을 얻었다. 올바르게 이해하면 페라이트 비드가 소음 발생 장치인지 또는 잡음에 민감한 장치인지에 관계없이 장치 근처에 배치해야합니다. 일반적인 경우가 아닌 경우 수정하십시오. 바이 패스 캡 회로 이전 또는 내부에 비드가 배치되는 회로도의 예를 보았습니다.

그림 참고 : 전원은 Vin, 칩은 Vout

위의 두 가지 접근 방식간에 중요한 차이점이 있습니까?

디커플링 커패시터에 대한 정보를 연구하고 있으며 TI의 페라이트 비드에 대한 정보를 발견했습니다 .

페라이트 비드는 회로 설계에 유용한 도구입니다. 그러나 모든 회로 전원 레일에 대해 좋은 아이디어는 아닙니다. 페라이트 비드는 고주파에서 저항을 높여 고주파 과도를 효과적으로 흡수합니다. 이로 인해 전원 공급 장치 노이즈가 민감한 회로 섹션으로 전달되는 것을 방지하는 데 도움이되지만 메인 디지털 전력에 대한 나쁜 생각이됩니다.

사용시기 :

컴포지트 비디오 또는 PLL과 같은 아날로그 회로 섹션과 직렬로 연결된 전력 트레이스에서 이들을 사용하십시오. 이 비드는 잡음 과도 현상이 발생할 때 전력 흐름을 효과적으로 차단하여 다운 스트림 인 디커플링 커패시터에서만 전력을 끌어 올 수 있습니다. 이것은 민감한 회로 부분에 대한 노이즈를 상당히 줄입니다.

그것들을 사용하는 방법 :

페라이트 비드는 두 커패시터 사이에서 접지로 사용해야합니다. 이것은 Pi 필터를 형성하고 전원에 대한 노이즈의 양을 상당히 줄입니다. 실제로 칩 측의 커패시터는 가능한 한 칩 공급 구에 가깝게 배치해야합니다. 페라이트 비드 배치 및 입력 커패시터 배치는 그다지 중요하지 않습니다.

두 개의 커패시터가 Pi 필터를 형성 할 여지가 없다면, 다음으로 가장 좋은 방법은 입력 커패시터를 삭제하는 것입니다. 칩 측 커패시터는 항상 존재해야합니다. 이건 매우 중요합니다. 그렇지 않으면 고주파 측 저항이 증가 된 페라이트 비드가 칩 측에 국부적 인 전력 저장이 있기 때문에 더 나은 대신에 상황을 악화시킬 수 있으므로 칩에 높은 피크 전력 펄스를 가져 와서 필사적으로 필요로하는 방법은 없습니다.

사용하지 않을 때 :

위의 페라이트 특성은 균일하고 일관된 전력을 소비하는 회로 섹션에 매우 편리하지만 동일한 특성으로 인해 디지털 전력 섹션에 적합하지 않습니다. 스위칭하는 대부분의 내부 트랜지스터가 각 클럭 에지에서 스위칭하기 때문에 디지털 프로세서는 높은 피크 전류가 필요합니다. 모든 요구는 한 번에 발생합니다. 페라이트 비드 (정의상)는 디지털 프로세서 로직에 필요한 높은 램프 속도로 전원을 공급할 수 없습니다. 이것이 PLL과 같은 아날로그 공급 장치의 노이즈 필터링에 완벽한 제품입니다.

디지털 시스템의 모든 전력 수요는 느리고 꾸준한 수요가 아니라 즉각적 (고주파)이기 때문에 페라이트 비드는 피크 동안 디지털 공급을 차단합니다. 이론적으로, 비드의 프로세서 측의 바이 패스 커패시터는 피크 전류를 공급하여 피크가 끝난 후 페라이트가 충전 될 때까지 페라이트로 인해 발생하는 갭을 채우지 만 실제로는 최고의 커패시터의 임피던스도 너무 높습니다 프로세서에 충분한 피크 전력을 공급하기 위해 약 200MHz 이상. 페라이트가없는 시스템에서는 평면 커패시턴스가이 간격을 메우는 데 도움이 될 수 있지만 페라이트가 사용되는 경우 평면과 전원 핀 사이에 삽입되므로 평면 커패시턴스의 이점이 손실됩니다. 이로 인해 프로세서가 가장 필요로하는 기간 동안 순간적으로 큰 전압 강하가 발생합니다. 즉시 충돌하지 않으면 논리 오류와 이상한 동작이 발생합니다. 시스템에 필요한 경우 (예 : EMI 감소 등) 적절한 설계를 통해 이러한 문제를 피할 수 있지만이 정보의 범위를 벗어납니다.

스위칭 전류 스펙트럼이 어떻게 보이는지 조사해야한다고 생각합니다. 디지털 회로에 큰 과도 전류가 필요한 경우 페라이트 비드를 사용해서는 안됩니다.

저는 현재 페라이트 비드가 매우 특정한 특정 응용 분야에 유용하다는 생각을 가지고 있지만 전력 공급 네트워크를 검사하여 해결해야 할 문제가 발생하면 대부분 반창고로 자유롭게 사용됩니다.

그래프 나 다른 데이터를 보는 것이 좋지만 TI에서 읽은 내용은 그럴듯합니다. 당신은 그것에 대해 어떻게 생각하십니까?

내 보드에는 ADM660과 같은 전압 더블 러 / 인버터 및 마이크로 컨트롤러가 포함되어 EM 미러를 구동하기 위해 2 개의 위상차 5kHz 5V TTls을 생성합니다. 헤드폰 와이어가 보드에 닿으면 헤드폰에서 울리는 소리가 들립니다. 따라서 이러한 잡음은 보드에있는 다른 ADC, DAC, OpAmp, CPLD에 영향을 줄 것이라고 생각합니다. 각 전원 공급 장치 라인에 페라이트 비드를 배치하는 것이 좋습니다. 또한 10MHz 구형파 TTL에 가장 적합한 페라이트 비드 유형은 무엇입니까?

이 문서 를 읽어 보시기 바랍니다 . 아래에 언급 한 주요 사항 중 일부 :-

요약-페라이트 비드는 실제로 30MHz 이상으로 시작되기 때문에 페라이트 비드를 사용하지 않는 것이 가장 좋습니다.

기본적으로 나는 당신이 해결하려고했던 문제들 중 일부가 "인덕터"영역에 가장 잘 남아 있다고 생각하지만 10MHz sq wave (그리고 더 중요한 고조파)는 페라이트 비드를 사용하여 다룰 수있을 것입니다.

그러나 일반적으로 내 조언은-모든 칩 전원 공급 장치에서 접지면을 사용하고 매우 우수한 커패시터 디커플링을 사용하고 작은 저항을 사용하여 취약한 장소에 전원을 공급할 수있는 경우 (아마도 1ohm ~ 10ohm)입니다. 이것이 성공적이지 않다면 인덕터를 삽입하기 전에 그리고 페라이트 비드를 고려하기 전에 왜 접지를 확인하고 디커플링을 개선해야하는지 알고 싶습니다.

나는 Spehro에 동의하지 않는다. 올바른 이미지가 훨씬 우수하다. 왼쪽 회로에 "반공 진 (antiresonance)"이 나타납니다. 100MHz 범위의 특정 주파수에서 10uF 캡은 인덕터처럼 보이기 시작하지만 .1uF 커패시터는 여전히 커패시터처럼 보이기 때문에 쌍이 동작합니다. LC 탱크 회로처럼. 이 주파수 주위에서이 탱크 회로는 전류를 가라 앉히거나 소싱하지 않고, 너무 많은 양의 구강 청정제처럼 앞뒤로 쓸어 버리기 때문에, 두 개의 캡은 매우 높은 임피던스를 가지므로 디커플링을 위해 거칠게됩니다.

매우 넓은 경험의 규칙으로서, 두 개의 세라믹 을 갖는 것은 좋지 않은 생각입니다 동일한 레일에 캡을 사용하여 커패시턴스가 크게 다르며 그 사이에 다른 값이없는 것도 좋지 않습니다. 예를 들어 .1uF 및 .68uF, 2.2uF 및 10uF를 모두 같은 레일에 배치 할 수 있지만 .1uF 및 10uF 만 있으면 문제가있을 수 있습니다.

오른쪽 그림은 불일치 커패시터 사이에 페라이트가있어 LC 탱크 회로를 저항으로 감쇠시킵니다 (페라이트가 100MHz 이상이고 유도 적이 지 않기 때문에) 캡이 서로 간섭하지 않도록합니다.

내장 된 ESR 저항으로 인해 탱크 회로가 감쇠되기 때문에 10uF에 탄탈륨 또는 전해 캡을 사용하는 것도 해결책이 될 수 있습니다 (그러나 이러한 캡은 고주파 노이즈 필터링에는 쓸모가 없습니다).

Murata의 유용한 애플리케이션 노트 에서이 모든 것을 얻고 있습니다.

디커플링에 사용되는 페라이트, 인덕터 및 캡의 멋진 조합이 많이 있습니다.

두 설정 모두 작동 할 수 있습니다. 더 나은 것은 커패시터 값, ESL 및 전력 공급 네트워크 다운 스트림에 의해 제어됩니다.

왼쪽 설정에서 PDN은 낮은 주파수에서 낮은 임피던스 경로를 제공해야합니다. 이것이이 설정이 작동하기위한 요구 사항입니다.

두 커패시터를 병렬로 연결할 경우의 잠재적 이점은 더 넓은 범위에서 더 낮은 전력 임피던스입니다 (0.1 uF 및 10 uF가 다른 주파수 범위를 커버한다고 가정). 두 커패시터의 악명 높은 반공 진은 임피던스 주파수 곡선을 살펴보십시오. 발생하는 상황은 한 커패시터가 여전히 커패시터이고 다른 커패시터가 인덕터 일 때입니다. 그렇지 않아야합니다. 따라서 Spehro가 제공하는 답변도 의미가 있습니다.

올바른 설정은 작동 할 수도 있습니다. 그러나 C1은 비드가 닫힐 때 전력을 공급하는 유일한 제품이므로 그 책임은 엄청납니다. 왼쪽에있는 더 큰 커패시터는 근접한 곳에서 필요하지 않을 수도 있습니다 (그림에서 추측 한 것처럼). 비드가 조기에 닫힌 경우 (예 : MHz 또는 수십 MHz), 위치 요구 사항이 완화되는 kHz (또는 MHz 단위) 주파수에서 낮은 임피던스 경로를 제공해야합니다 (광 파장이 수십 미터 정도 임) 이 주파수에서). 그러나 그것은 다릅니다.

부록

다음은 흥미로운 페라이트 비드의 일반적인 고려 사항입니다.

하나의 커패시터로 간단하게 설정할 수 있습니다. pi 설정에서 두 번째 커패시터의 주요 목적은 낮은 주파수에서 전력에 낮은 임피던스를 제공하는 것입니다.

커패시턴스 값 필요

Murata의 애플리케이션 노트 ( 11 페이지)에 따르면

추측 한 공식은 다음과 같습니다. 그들은 인덕터와 커패시터의 리액턴스가 계산 된 주파수 인 등가 (Lw = 1 / cw)를 가정하여 주파수를 Zt로 표현하여 방정식을 얻었습니다. 이것은 일반적으로 올바르지 않습니다. 첫째, 커패시터의 임피던스는 일반적으로 1 / Cw와 같지 않습니다. 특히 ESL이 우세한 고주파에서. 둘째, 커패시터의 임피던스는 인덕터의 임피던스보다 훨씬 작거나 작아야한다 (2 배 또는 3 배 더 작게 작동하지 않음).

올바른 방법은 커패시터와 인덕터의 임피던스 주파수 곡선을 비교하고 (이상적으로 사용 된 DC 바이어스를 고려하여) 커패시터의 임피던스가 인덕터의 임피던스보다 훨씬 작은 지 확인하는 것입니다. . 필요한 일부 정전 용량 값이 아닙니다. (임의의 주파수에서) 커패시터의 임피던스의 요구 값은 deltaV / 전류로 계산 될 수 있으며, 여기서 deltaV는 허용 가능한 전압 변동이고 전류는이 주파수에서의 전류 진폭이다.

페라이트 비드의 작동

이 비드 BLM03AX241SN1을 예로 들어 보겠습니다 .

전원 / 접지 평면이있는 PCB에서 볼 수있는 PDN (power delivery network)의 일반적인 임피던스는 수백 mOhm에서 옴 단위입니다. 따라서 비드는 몇 MHz에서 시작하여 사실상 개방형 연결 (저항 ~ 100 Ohm)입니다.

이는 전체 PDN이 칩에서 차단되었음을 의미합니다. 모든 희망은 커패시터입니다. 따라서 페라이트 비드를 사용하는 경우 커패시터의 중요성 이 가장 중요합니다. 커패시터를 잘못 선택하면 칩이 작동하지 않게됩니다. 다른 커패시터 (병렬)의 작용으로 비드를 사용하지 않으면 잘못 선택된 바이 패스 캡은 문제가되지 않습니다.

저주파에서 IR 강하

전력 필터링을위한 페라이트 비드는 일반적으로 기생 공명을 방지하기 위해 낮은 q 인덕터 로 설계됩니다 . 따라서, 페라이트 비드의 DC 저항은 의도적으로 높아진다. 종종 약 500mOhm 또는 심지어 몇 옴입니다. DC 저항이 적절한 비드를 선택하십시오 (DC 저항이 비교적 낮은 전력선에는 특수 계열이 있음). DC 전류에 따라 IR 강하를 견딜 수 있는지 확인하십시오 (예 : 500mOhm에서 10mA 전류에서 5mV 강하 생성).

고주파수 (> 500 MHz)

인덕터가 열려 있습니다. 커패시터의 임피던스는 상대적으로 높을 수 있습니다 (~ 500mOhm 또는 옴).

비드, 보드의 다른 커패시터 및 전원 평면의 평면 커패시턴스가 우리에게 도움이됩니다. 그리고 그것들은 모두 바이 패스 커패시터와 병렬로 PDN 임피던스를 감소시킵니다. 예. 다른 커패시터가 멀리 떨어져있을 수 있지만 전력 평면의 평면 인덕턴스도 매우 작습니다 (트레이스에 흐르는 경우보다 전류가 덜 집중됨). 따라서 인덕턴스에도 불구하고 모두 긍정적 인 의견을 가지고 있습니다.

이는 고주파수 고전류 회로 (예 : 디지털 프로세서)에서 페라이트 비드가 권장되지 않는 이유입니다. 100mOhm마다 추가 PDN 임피던스가 중요 할 수 있기 때문입니다.

요약

페라이트 비드는 DC 범위 (바이 패스 캡을 충전하기 위해)를 제공하면서, 일부 주파수 범위에서 외부 노이즈 (또는 그 반대로 칩으로부터의 노이즈)를 효과적으로 차단하는데 유용 할 수있다. 비드는 DC 전압 강하를 일으키는 실질적인 DC 저항을 가질 수 있습니다. 비드는 전체 PDN 임피던스를 증가 시키며 (모든 주파수에서), 커패시터가 제대로 작동하지 않는 고주파에서는 바람직하지 않을 수 있습니다. 바이 패스 캡의 선택이 가장 중요합니다. 커패시터와 인덕터 모두에 대해 항상 임피던스 주파수 곡선을 사용하십시오 (L과 C의 일반 값이 아님).

오른쪽 주파수 배열은 일부 주파수에서 바람직하지 않은 공진 동작 (Vout에서 측정)을 초래할 가능성이 높기 때문에 오른쪽 배열을 피합니다.

이 유용 할 수 있습니다.