I. 대부분의 시간 칩은 칩의 다른 부분에 대해 서로 다른 주파수를 사용합니다. 오늘날 대부분의 기본 0.5 $ mikrocontrollers조차도 상당히 복잡한 클럭킹 체계를 가지고 있습니다 (데이터 시트에서 별도의 장을 가질 가치가 있습니다). 따라서 클럭 주파수는 블록 단위로 선택됩니다.
II. 설계 빈도의 단계는 다음과 같이 선택됩니다.
a) 대부분의 시간이 초기 단계라고 주장합니다. 하나는 요구 사항을 얻는 것입니다 (예 : HD 비디오를 디코딩해야 함). 이를 바탕으로 전력 / 기술 / 비용 (지역) 트레이드 오프를 고려한 아키텍처를 선택했습니다. 아키텍처 결정의 출력 중 하나는 클럭 주파수입니다.
b) 그러나 때로는 조기 결정이 차선책 / 잘못입니다. 그래서 수정되고 있습니다. 그러나 일반적으로 칩의 다른 부분이 병렬로 설계되므로 비용이 많이들 수 있습니다. 한 클럭을 변경하면 인터페이스 및 클럭 소스 자체로 인해 다른 블록의 재 설계가 트리거 될 수 있습니다. 나는 이런 이유로 이것을 피한다고 말한다. 물론 어떤 블록은 클럭 주파수를 변경하는 것이 쉬우므로 다른 "밀링 속도는 다를 수 있습니다".
c) 장소 및 경로의 마지막 단계 (이것은 칩을 공장으로 보내기 전의 마지막 단계 중 하나임)에서 때때로 타이밍 / 전력 예산 (예 : 목표 주파수 / 전력에서 설계 작업을 수행)에서 마감하는 데 문제가있을 수 있으므로 결정은 다음과 같습니다. 클럭 주파수를 낮추었습니다. 이는 일부 마케팅 사양을 충족하지 않음을 의미하므로 반드시 피해야합니다. 그러나 때로는 시장에서 더 빠른 속도로 현명하게 재 설계하는 것이 현 시점에서 비용과 시간이 많이 소요되는 재 설계를하는 경우가 있습니다.
그러나 더 많은 것이 있습니다 :
d) 때때로 클록 주파수 결정은 제작 후에 결정된다 (설계에서 특정 규정이 사전에 설정된 경우). 제조 변동성으로 인해 일부 칩은 다른 칩보다 우수합니다. 비닝 (binning)을 수행 할 수있는 것보다 안정적으로 작동 할 수있는 최대 주파수를 기준으로 칩을 정렬하고 프리미엄으로 더 빠르게 판매합니다. 나는 이것이 주로 PC 프로세서 공급 업체에서 사용한다고 말합니다.
e) 필요한 처리 전력이 칩에서 허용 된 최대 값보다 낮 으면 전력을 절약하기 위해 최종 장비에서 준비된 칩이 클럭킹되지 않는 경우가 있습니다 (uC의 인기).
f) 일부 최신 디자인에서는 시계를 동적으로 조정할 수 있습니다. 그런 다음 전력을 절약하기 위해 부하에 따라 현장에서 클럭이 변경됩니다.
III. 따라서 주파수를 어떻게 선택하고 왜 낮은 클럭에서 작동하는 디자인이 더 큰 처리 능력을 가지게됩니까?
아, 변수가 너무 많아서 공학 분야입니다. 마케팅 요구 사항, 기술, 비용, EMI, 전력, 지원 표준, IO 요구 사항 등을 고려해야합니다.
그러나 기본적으로 하나의 성능을 달성하기 위해 더 많은 클럭을 사용하는 대신 더 빠른 클럭 (일련의 직렬로 작업)을 수행하거나 더 낮은 클럭에서 병렬로 작업을 수행 할 수 있습니다. 파이프 라인 스톨 / 메모리 레이턴시와 같은 일부 요인으로 인해 더 빠른 클럭보다 더 많은 트랜지스터를 사용하는 것이 더 나은 경우가 있습니다.