Altium Designer에서 버스 병합 / 연결

Altium Designer 14.3에서 두 개의 16 비트 버스를 32 비트 버스로 병합하려고합니다. 입력 버스 중 하나는 하위 16 비트가되고 다른 하나는 출력 버스의 상위 16 비트가됩니다. 아래는 시도한 방법의 이미지입니다.

문서를 컴파일하려고하면 다음과 같은 오류가 발생 Duplicate Net Names Bus Slice \Y[31..0]합니다. 나는 Altium이 \Y그물 을 재정의하려고한다고 생각 하지만 별도의 두 버스의 모든 핀을 분리하고 함께 병합하는 것보다 두 버스를 함께 병합하는 더 좋은 방법을 보지 못합니다. 이것이 FPGA HDL 회로도 인 경우 설계를 수행하는 방법입니다.

어떻게해야합니까?

같은 문제가 발생하여 하위 시트의 로컬 네트 이름이 포트 이름과 일치하지 않도록 변경하여 문제를 해결했습니다. 아래는 내가 한 일의 예입니다.