SR 래치에서 Q의 시작 상태는 무엇입니까?


14

이 다이어그램에서

http://upload.wikimedia.org/wikipedia/commons/thumb/c/c6/R-S_mk2.gif/220px-R-S_mk2.gif

Q의 시작 상태는 무엇입니까? S와 R에 대한 첫 번째 NOR가 이전 결과에 의존하기 때문에 첫 번째 반복에 무언가가 있어야합니까?

참고 : 나는 첫해 디지털 로직 클래스에 있기 때문에 문제는 실제 구현이 아니라 이론적 용도 (테이블 만들기, 적용되는 다양한 숙제 문제 등)입니다. "R이 __이고 S가 __ 인 경우 Q 란 무엇입니까?" 그런 간단한 것.


1
아-숙제 유형의 목적을 위해, 당신은 Q와! Q가 모두 높다고 가정하고 거기에서 나가십시오. 그러나 이것이 당신이 만든 가정이라고 진술하십시오. 완벽을 기하기 위해 그것들은 낮은 것으로 시작하고 다른 분석을 수행한다고 가정 할 수 있습니다. 교수들은 당신이 어떤 가정을하고 있는지, 그리고 왜 당신이 그 가정을 강요하고, 분석을 계속해야 하는지를 명확하게 언급 할 때 그것을 좋아합니다.
JustJeff

1
재설정되지 않은 SR 래치는 래치를 알려진 상태로 지우는 재설정 시퀀스를 거치는 논리 체인으로 이동해야합니다.
Toybuilder

답변:


14

방금 전원을 켜면 어떤 게이트 출력이 먼저 높아질 수 있는지에 따라 초기 상태는 경쟁 조건의 결과가됩니다. 실제로 한 게이트 또는 다른 게이트는 상승 시간이 더 빠른 경향이 있기 때문에 특정 상태에서 발생하는 경향이 있지만 보장 할 수는 없습니다.


2
참고 : 출력 풀업을 사용해도 전원을 켤 때 여전히 준 안정화됩니다. 보드 잔해 나 이상한 출력로드가 여전히 대체 상태로 나타날 수 있습니다. 파워 온 리셋 시스템은 항상 같은 상태에서 전원이 켜질 것이라고 확신 할 수있는 유일한 방법입니다.
코너 울프

1
@ 가짜 이름-전원 재설정 회로를 자유롭게 설명하십시오. 풀업을 정리했습니다.
JustJeff

@ JustJeff, TTL을 사용하면 종종 기본 상태가 있다고 생각했습니다. 위키 에서 첫 번째 예제 낸드 게이트는 분명히 높은 출력으로 기본 설정됩니다. 이제 SR 래치를 설계하려면 POR 상태를 제어 할 수 있다고 생각합니다.
Kortuk

@Kortuk-고독한 NAND의 기본값이 높다고 가정 해 봅시다. 둘 중 하나를 교차 연결해도 여전히 경쟁 조건이됩니다. 그리고 그 두 가지 NAND 구현의 기본값은 b / c입니다. 모든 NAND 구현이 그렇게해야합니까? NOR 게이트와 관련이 있습니까? "불확실하고 매번 똑같은 방식으로 올라가는 것을 의지하지 않는다"는 것 이상으로 말할 것이 많다고 생각하지 않습니다. 여전히 @Fake Name이 POR과 함께 제공되기를 바라고 있습니다.
JustJeff

@JustJeff, 그렇습니다. 그러나 제어 된 POR 상태를 가진 시스템을 설계하려면 풀다운과 트랜지스터를 풀업으로 사용하여 R 측을 기본값으로 끄십시오. 실제로 대부분의 경우 설계 및 데이터 시트에 적용됩니다.
Kortuk

5

RS 래치는 안정적인 Q 하이 상태 및 안정적인! Q 하이 상태를 갖지만, 본질적으로 무한한 준 안정 상태를 갖는다. 래치가 준 안정 상태에있을 때, 실제로 대부분의 준 안정 상태는 안정 상태로 상당히 빠르게 해결되지만, 출력은 임의의 시간 동안 임의로 높고 낮게 전환 될 수있다.

각 게이트의 출력 전파 시간이 정확히 1 나노초라고 가정하면 두 입력 모두 동시에 고에서 저로 전환됩니다. 입력이 높으면 두 출력이 모두 낮습니다. 그런 다음 1 나노초 후에 스위칭하면 두 출력이 모두 높아집니다. 1 초 후, 두 출력 모두 낮고, 두 등 모두 낮을 것입니다. 실제로, 게이트는 물론 완벽하게 균형 잡힌 방식으로 행동하지는 않지만 단순히 물건을 불균형 화하는 것이 전이성을 완전히 막지는 못할 것입니다. 회로를 조정하려고 시도하는 방법에 관계없이, 양자 제한이 아니라면, 이론적으로는 하나의 입력으로 임의의 길이 동안 물질을 준 안정 상태로 던질 수있는 적절한 양으로 다른 입력을 유도하는 자극을 구성하는 것이 가능합니다 시간. 실제로, 확장 된 준 안정성이 그러한 자극의 실제 발생 확률이 무한히되도록 정확한 자극을 요구하도록 회로를 구성 할 수있다. 그럼에도 불구하고, 비정상적이고 예기치 않은 동작을 유발할 수 있기 때문에 전이성에 대해 알고 있어야합니다.

VDD가 올바른 패턴으로 상승하고 떨어지면 거의 모든 래치가 준 안정 상태로 던져 질 수 있습니다. 이러한 준 안정 상태는 일반적으로 매우 빨리 해결되지만, 준 안정 래치의 출력이 한 방향으로 전환 된 다음 나중에 반대 상태로 전환 될 수 있다는 점에 유의해야합니다.


0

같은 질문을하고 거기에서 대답했다 :
래치는 어떻게 초기 상태를 결정 하는가?

플립 플롭을 직접 만들 때 원하는 초기 상태를 얻는 방법을 설명하는 답변을 추가했습니다.
https://electronics.stackexchange.com/a/446285/224980

"링크 전용"답변을 게시해서는 안된다는 것을 알고 있지만이 링크는 StackExchange를 다시 가리키고 답변이 매우 길기 때문에 여기에 복사하는 것이 부적절하다고 생각합니다.


-1

나는 당신이 진실 표를 원한다고 생각합니다.

이것은 진리표입니다.

R | S | 큐
--- + --- + -------
 0 | 0 | 변경 없음
 0 | 1 | 높음 (1)
 1 | 0 | 낮음 (0)
 1 | 1 | 예측할 수없는

마지막 경우, Q와 Q '는 동일하지만 불가능합니다.


3
영어를 모국어로 사용하지 못할 수도 있지만 올바른 철자와 대문자를 사용하십시오. 대명사 "I"를 대문자로 사용하고, "You", "Just", "Your"등을 철자하십시오 . 또한 서식 도움말을 읽고 게시 된 답변의 서식 및 철자를 확인하십시오.
케빈 베르메르

헤이 야 통해 UR suggession 주셔서 감사합니다하지만 실제로 내가 dude.this 코멘트를 작성하는 스타일 케빈입니다하지만 난에-적이고위한 discussions.sorry의 이러한 종류의 사이트를 사용하려는 해달라고하면 좋은 looking.it에 대한 그 단어가 일본 표준시이었다 사용
Gouse Shaik

7
@Gouse-음, Kevin의 발언은 답장을 보는데 도움이되지 않는 것 같습니다. 우리는 적절한 철자를 고맙게 생각합니다. 휴대 전화 문자 메시지 언어를 유지하십시오.
stevenvh
당사 사이트를 사용함과 동시에 당사의 쿠키 정책개인정보 보호정책을 읽고 이해하였음을 인정하는 것으로 간주합니다.
Licensed under cc by-sa 3.0 with attribution required.