저는 현재 수백만 개의 구성 요소가 있고 단일 오류로 전체 시스템을 손상시킬 수있는 DRAM과 같은 매우 복잡하지만 매우 취약한 시스템을 안정적으로 생산하는 데 사용되는 전략에 전기 공학 문헌을 결합하고 있습니다. .
사용되는 일반적인 전략은 훨씬 더 큰 시스템을 제조 한 다음 설정 가능한 퓨즈를 사용하여 손상된 행 / 열을 선택적으로 비활성화하는 것입니다. 필자는 2008 년 현재 DRAM 모듈이 라인 기능을 발휘하지 못하고 1GB DDR3 모듈의 경우 모든 수리 기술이 적용되어 전체 수율이 ~ 0 %에서 약 70 %로 증가했음을 읽었습니다. .
그러나 그것은 단지 하나의 데이터 포인트입니다. 내가 궁금해하는 것은 현장에서 광고되는 것입니까? SoA와 비교하여 수율 개선에 대해 논의 할만한 적절한 소스가 있습니까? 나는이 원리와 같은 소스를 가지고 있는데 [2], 첫 번째 원리 추론에서 나온 수확량을 논의하는 것은 괜찮지 만, 1991 년입니다. 그리고 지금 상황이 더 나아질 것이라고 상상 / 희망합니다.
또한 중복 행 / 열의 사용이 오늘날에도 계속 사용되고 있습니까? 이 이중화 기술에 필요한 추가 보드 공간은 얼마입니까?
또한 TFT 디스플레이와 같은 다른 병렬 시스템도 살펴 보았습니다. 한 동료는 한 시점에서 깨진 디스플레이를 제조 한 다음 공정을 수용 가능한 수율로 개선하는 것보다 수리하는 것이 더 저렴하다고 언급했다. 그러나 아직 이것에 대한 적절한 소스를 찾지 못했습니다.
심판
[1] : Gutmann, Ronald J, et al. 웨이퍼 레벨 3 차원 IC 공정 기술. 뉴욕 : Springer, 2008. [2] : Horiguchi, Masahi, et al. "고밀도 DRAM을위한 유연한 중복 기술." 솔리드 스테이트 회로, IEEE 저널 26.1 (1991) : 12-17.