하이 사이드 스위치 (고전류)를위한 PCB 레이아웃


9

두 개의 하이 사이드 스위치에 대한 PCB 레이아웃을 작업 중입니다. 아래에서 현재 레이아웃 사진을 볼 수 있습니다.

PCB 레이아웃

미래 PCB의 구리 무게는 아마도 2oz / ft² (양면) 일 것입니다. 두 개의 p 채널 MOSFET (IPB180P04P4)을 사용합니다. 오른쪽 MOSFET의 경우 10Amp (최소 풋 프린트, Pd 약 0.2W에 매우 가깝게 선택) 및 15Amp (U2, 30Amp에서 피크, Pd 약 0.45W, 최대 1.8W)를 기대합니다. 왼쪽에 (U1, 8cm²의 구리).

IC1은 전류 센서입니다.

터미널 블록 (U15, U16)은 Digikey의 WM4670-ND 유형 입니다.

이 유형의 PCB에 많은 전류를 공급하기 위해 온라인 계산기 중 하나에 20mm 트레이스가 필요하다고 말했습니다. 공간을 절약하기 위해이 큰 트레이스를 두 개의 트레이스 (하나는 맨 위, 하나는 맨 아래)로 나누기로 결정했습니다. 두 트레이스를 비아 패턴으로 연결합니다 (2x2 mm² 그리드에서 드릴 크기 0.5 mm). 나는 이런 종류의 레이아웃에 대한 경험이 없으므로 다른 보드를보고 나에게 공평 해 보이는 치수를 선택했습니다. 이 via 패턴이 올바른 방법입니까?

MOSFET에서 동일한 종류의 패턴을 사용하지만 열 정션을 만들기 위해 0.3mm의 드릴 크기가 더 작습니다. 이 크기로 솔더가 더 잘 흐를까요? 지금까지 비아가 채워지지 않았습니다 ...

또한 이러한 트레이스에 솔더 마스크가없는 것에 대해 생각하고 있는데, 이는 구리에 솔더를 적용하는 것입니다.

또한 MOSFET의 패드에 대해 우려하고 있습니다. 나는 그것들을 구리로 덮지 않기로 결정했습니다. 나는 장치가 이런 식으로 스스로 중심을 잡을 수 있다고 생각했지만 저항을 증가시킬 수 있습니다 ...

레이아웃을 의견을 주시기 바랍니다!
감사합니다 !


편집 1

디자인이 약간 향상되었습니다. MOSFET의 열 패드 아래에 더 많은 비아를 추가했습니다. MOSFET 아래에 약간의 구리가 있습니다 (향후 히트 싱크를 추가하려는 경우).

최고 v2

의견을 주시기 바랍니다! 미리 감사드립니다!


편집 2

이 디자인에 대한 새로운 업데이트. MOSFET 리드 주변의 구리 면적을 늘 렸습니다. 그것은이 흔적들의 저항을 감소시켜야합니다.

이 레이어의 전류 분포를 개선하기 위해 상단 레이어와 하단 레이어 사이에 비아를 더 추가했습니다.

열 방출을 개선하기 위해 장치 아래에 비아를 연결할 수 있는지 제조업체에 문의했습니다. 그는 그것이 듀블이라고 말했다.

나는 다른 것을 바꿀 것이라고 생각하지 않습니다. 그것은 내 추측으로는 일종의 의견이므로 아무도 언급하지 않으면 갈 수 있습니다.

상단 하단 v3 하단 v3


1
몇 가지 : 첫째, MOSFET 바로 아래에 많은 (또는 다른) 비아를 직접 원하지 않습니다. 보드 하우스가 플러그를 꽂으려면 추가 비용을 지불하거나 납땜이 부품에서 멀어 지도록해야합니다. FET). FET 패드 주변의 구리 영역을 확장하고 (U $ 2의 왼쪽에서와 같이) 비아를 더 추가하는 것이 좋습니다. 또한 솔더 온 마스크되지 않은 트레이스가 도움이되지만 추가적인 제조 단계가 추가 될 것입니다. 비용에 민감한 지 여부는 중요합니다. 재미있는 프로젝트처럼 보입니다!
bitsmack

예, 재미있는 프로젝트입니다! 의견을 주셔서 감사합니다. 제조업체는 이미 보드를 만들고 있습니다. 나는이 문제들에 분명하게주의를 기울일 것이다. MOSFET 아래의 비아가 걱정됩니다. 그것들은 막히지 않았지만 부품에서 땜납이 너무 많이 떨어지지 않을 것으로 예상합니다. 다른 질문으로이 문제에 대해 이야기했습니다. 마스크되지 않은 트레이스에 땜납을 넣는 것에 대해, 나는 그것에 대해 생각하고없이 해결할 수 있다고 결정했습니다. 그것은 또한 나쁜 일이 아닌 단락의 가능성을 줄여줍니다.
Marmoz

구리 지역에 대해서는 불행히도 공간이 부족했습니다. 따라서 방열을 개선하려면 방열판을 사용하는 것이 좋습니다. MOSFET 아래의 공극은 곧 해결해야 할 주요 문제 중 하나입니다! 이에 대한 조언이 있습니까? (이제 보드는 이런 식으로 만들어졌습니다)?
Marmoz

내가 항상 얻은 조언은 패드에서 열린 비아를 사용하지 않는 것입니다. 때로는 필요하기 때문에 몇 가지를 넣고 지금까지 해결했습니다. 그들은 심지 납땜을합니다! 나는 (당신이해야하지만 (보다 적은이 많은 일단 보드를 만든 미소 )) 및 솔더 보드의 밑면에 RAN과 하나의 큰 드롭 풀링. 최하층 비아 사이에 솔더 마스크가 있었지만! 이 문제를 해결하려는 시도는 맨 아래 레이어의 비아를 "텐트"하는 것입니다. 이것은 솔더 마스크로 덮여 있음을 의미합니다. 비아가 마스크를 그대로 유지하기에 충분히 작은 경우에만 가능합니다.
bitsmack

그러나 이것의 문제점은 팽창 기체 (공기 자체 또는 플럭스로부터)가 보드의 바닥을 통해 빠져 나갈 수 없다는 것입니다. 그들은 FET를 밀어 올려 기포와 공극을 남깁니다. 좋은 해결책이 아닙니다. 보드가 이미 제조 된 상태에서 내가 당신의 자리에 있었다면, FET를 납땜하기 전에 비아에 수동으로 납땜을했을 것이다. 잘만되면 그것은 바닥
떨어지지

답변:


2

전력 손실 수치를 어떻게 도출했는지 궁금합니다. 데이터 시트를 보면 90도 온도 상승으로 10ams 200mW (12도 온도 상승), 30 amps, 2.5W처럼 보입니다 (40cm / W의 Rthja가 주어지면 6cm ^ PCB 영역의 2).

즉, FET에서 많은 열을 끌어 내려면 .250 "도금 된 스루 홀을 뚫은 다음 홀을 통해 연장되고 패키지 뒷면에 닿는 구리 슬러그를 사용할 수 있습니다. 방열판을 상단에 붙일 수도 있지만 케이스를 통과하는 것은 효과적이지 않습니다.

레이아웃 질문에 따르면 모든 소스 리드에 대한 6mil 트레이스처럼 보입니다. 30A 퓨즈 내부를 비교해 보면 30A에서 좋지 않은 선택이 될 것입니다.-) 의미는 그 트레이스에서 약간의 온난화가 발생한다는 것입니다. 선택한 트레이스 폭은 선택한 구리 레벨에서 계산을 수행하고 전류 제곱 x 저항을 사용하여 트레이스가 얼마나 많은 와트를 소비하는지 계산합니다.

패드에있는 모든 비아가 필요하지 않습니다. 5는 상단에서 하단으로 열적으로 연결하기에 충분합니다. 나는 사람들이 하나만 사용하는 것을 보았지만 그 경우에는 구멍이 있지만 플레이트에 크게 의존합니다.


실제로, 대부분의 전류는 IN 블록에서 OUT 블록으로 이동하며 터미널 블록입니다. 나는 숫자를 다시 통과해야합니다. 지금은 염두에 두지 않지만 결국에는 잘 작동했습니다. 나는 구리 슬러그 트릭을 이해하지 못합니다 ... 모든 비아에 대해 괜찮습니다. 정말 몰랐 으므로이 방법을 시도했습니다. 다음에 알게되어 반갑습니다, 감사합니다!
Marmoz

1

고전류 트레이스에서 땜납 마스크를 제거하고 hasl 코팅으로 땜납을 약간 두껍게 할 수 있습니다 (그리고 비아를 채울 수 있습니까?).


누구든지 여전히 HASL을 사용합니까? 비용 차이가 거의 없기 때문에 많은 PCB 제조업체는 더 이상 HASL을 지원하지 않으며 ENIG는 더 좋고 더 평평한 마감재를 생산합니다.
Oliver

나는 그들이 실제로 ENIG 마무리를했다고 말할 수 있습니다. 그러나 솔더 마스크를 제거하지는 않았지만 좋은 지적이었습니다. 감사합니다
Marmoz

1

이처럼 많은 냉각 성능이 필요한 경우 알루미늄 기판 PCB 사용을 고려하십시오. 그것은 많은 열 비아이며, 많은 시제품 상점들이 추가 시추 비용없이 이것을 만들 것이라고 생각하지 않습니다.


누군가에게 도움이되는 경우 일반적인 의견 : 많은 장소가 평방 인치 당 35 드릴로 선을 그립니다.
Anthony

당시 알루미늄 기판 PCB는 몰랐습니다. 그러나 마침내 해결되었습니다. 이 많은 비아로 고전류 용 상용 PCB를 보았으므로 해를 끼칠 수 없다고 생각했습니다. 나는 그들이 추가 비용을 청구했는지 실제로 모른다. 견적에 대해 아무 말도하지 않는다.
Marmoz
당사 사이트를 사용함과 동시에 당사의 쿠키 정책개인정보 보호정책을 읽고 이해하였음을 인정하는 것으로 간주합니다.
Licensed under cc by-sa 3.0 with attribution required.