CPU가 점점 작아지는 이유는 무엇입니까?


19

시간이 지남에 따라 프로세서 (또는 칩)가 점점 작아지고 있다는 것은 알려진 사실입니다. 인텔과 AMD는 가장 작은 표준 (45nm, 32nm, 18nm 등)을 경쟁하고 있습니다. 그러나 가장 작은 칩 영역에 가장 작은 요소를 갖는 것이 왜 그렇게 중요한가?

왜 90nm 5x5cm CPU를 만들지 않습니까? 왜 6 개의 코어를 216mm2 영역으로 짜야합니까? 더 넓은 영역에서 열을 방출하는 것이 더 쉬울 것이며, 제조에는 덜 정밀한 (따라서 더 저렴한) 기술이 필요합니다.

몇 가지 이유를 생각할 수 있습니다.

  • 크기가 작다는 것은 단일 웨이퍼에서 더 많은 칩을 만들 수 있음을 의미합니다 (그러나 웨이퍼는 비싸지 않습니다.
  • 작은 크기는 모바일 기기에 중요하지만 일상적인 PC는 여전히 타워 박스를 사용합니다.
  • 작은 크기는 광속 한계에 의해 결정되며 칩은 EM 필드가 1 사이클로 이동할 수있는 거리보다 클 수 없습니다 (그러나 3GHz에서 약 몇 cm)

그렇다면 왜 칩이 점점 작아 져야합니까?


3
법이 더 있습니까? :)
kenny

대부분의 경우 휴대 전화에 맞는 최종 패키지 크기는 포장 유형 및 핀 수에 따라 결정됩니다. 다시 말해서 실제 다이 크기는 일반적으로 더 큰 공정에서도 패키지가 나타내는 것보다 훨씬 작습니다. 패키징은 핀 수가 많은 IC 제조 비용의 큰 부분을 차지하며, 생각보다 훨씬 많은 경우가 있으며 실제 다이를 제조하는 것보다 더 많은 경우가 있습니다.
Mark

@Mark-휴대 전화 제조업체는 점점 더 많은 CSP (Chip Scale Packages)를 원합니다. 더 이상 스마트 폰에서 TQFP와 같은 패키지를 정당화 할 수 없으며 공간이 너무 비효율적입니다.
stevenvh 2016 년

@stevenvh 필자는 핀 수와 외부 부품 요구를 줄이기 위해 여러 칩을 하나의 패키지로 압축하고 패키지를 선택하고 압축하는 것이 주로 휴대 전화 용 IC의 소형화를 주도하고 있다고 생각한다. 프로세스 크기는 일반적으로 특히 핀 수가 많은 장치에서 제한 요소가 아닙니다.
Mark

8
분명히, CPU가 실제로 작아지는 것은 아닙니다. 그것들은 대략 같은 크기로 남아 있지만 각 트랜지스터의 크기가 줄어들 기 때문에 점점 더 많은 트랜지스터를 포함하고 있습니다.
David Schwartz

답변:


34

캔디 바 같아요 그들은 같은 가격으로 더 작게 만들어서 이익을 증가시킵니다.

그러나 칩 크기가 작은 이유도 있습니다. 첫 번째는 웨이퍼에 더 많은 칩을 장착 할 수 있다는 것입니다. 대형 칩의 경우 비용은 웨이퍼의 일부에 사용됩니다. 웨이퍼 처리 비용은 웨이퍼의 수에 관계없이 거의 고정되어 있습니다.

고가의 웨이퍼를 적게 사용하는 것은 한 부분 일뿐입니다. 수율은 다른 것입니다. 모든 웨이퍼에는 결함이 있습니다. 그것들이 웨이퍼에 대해 작지만 무작위로 흩어져 있다고 생각하면, 이러한 결함 중 하나에 부딪 치는 IC는 쓰레기입니다. 웨이퍼가 많은 작은 IC들로 덮여있을 때, 전체의 작은 부분 만이 쓰레기입니다. IC 크기가 증가함에 따라 불완전성에 부딪친 부분이 증가합니다. 그럼에도 불구하고 문제를 지적하는 비현실적인 예로서, 모든 웨이퍼에 하나의 결함이 있고 하나의 IC로 덮여있는 경우를 고려하십시오. 수율은 0입니다. 100 개의 IC로 덮여있는 경우 수율은 99 %입니다.

이것보다 생산량이 훨씬 많으며, 이는 문제를 지나치게 단순화하고 있지만,이 두 가지 효과는 더 작은 칩이 더 경제적 일 수 있도록 추진하고 있습니다.

실제로 간단한 IC의 경우 패키징 및 테스트 비용이 지배적입니다. 이러한 경우 기능 크기는 그리 큰 구동 문제가 아닙니다. 이것은 최근에 작고 저렴한 패키지가 폭발적으로 증가한 이유 중 하나입니다. 메인 프로세서 및 GPU와 같은 매우 큰 IC는 매우 작은 기능 크기를 추진하고 있습니다.


17
또한 실리콘 잉곳은 둥글 므로 칩이 커질수록 웨이퍼 당 더 많은 칩을 잃게됩니다. 더 작은 정사각형 칩을 원에 맞출 수 있습니다.
Martin

2
+1 @Martin, 웨이퍼의 가장자리에있는 것은 말할 것도없고 많은 장치 고장이 발견되었습니다.
kenny

1
@endolith : 영역 정제가 어떻게 작동하는지 생각해보십시오. 원형 횡단면이 최적의 형태입니다.
Olin Lathrop

1
구조 (기판 도핑, 트랜지스터 기술, 금속 화 층 수 등)가 더 크고 작은 주사위에 대해 동일한 경우에만 가장자리 주변의 구멍을 더 작은 주사위로 채울 수 있습니다. 또한 두 장치의 생산 속도가 연결되어 서로 다른 두 부품의 수요 속도와 유사하지 않을 수 있습니다. 따라서 그 트릭으로 벗어날 수있는 경우는 거의 없습니다.
Mike DeSimone

7
웨이퍼는 제조 공정으로 인해 둥글어야합니다. 실리콘의 단결정을 생성하기 위해, 스타터 결정은 용융 된 도핑 된 실리콘 욕에 침지되고, 결정을 회전시키면서 천천히 회수된다. 회전 및 추출 속도의 정확한 제어는 결정의 직경을 결정하고 다결정 결함의 형성을 방지합니다. 또한 직경과 길이는 기계적 고려 사항에 의해 제한됩니다. 예를 들어, 부서지고 다시 떨어지기 전에 얼마나 많이 끌어낼 수 있습니까? 그런 다음 웨이퍼로 절단되고 연마됩니다.
Mike DeSimone

21

프로세스 크기가 작아 질수록 전력 사용량이 줄어 듭니다.

트랜지스터 공정이 작을수록 더 낮은 전압을 사용하여 건축 기술의 개선과 함께 ~ 45nm 프로세서가 비슷한 트랜지스터 수로 90nm 프로세서가 사용하는 전력의 절반 미만을 사용할 수 있음을 의미합니다.

트랜지스터 게이트가 작아 질수록 임계 전압과 게이트 커패시턴스 (필요한 구동 전류)가 낮아지기 때문입니다.

Olin이 지적했듯이 누설 전류가 매우 중요 해짐에 따라 이러한 수준의 개선은 프로세스 크기를 계속 작게 유지하지 않습니다.

다른 점 중 하나는 신호가 칩을 통과 할 수있는 속도입니다.

3ghz에서 파장은 10cm이지만 1/10 파장은 1cm이며 디지털 신호의 전송선 효과를 고려해야합니다. 또한 인텔 프로세서의 경우 칩의 일부 부분이 클럭 속도의 두 배로 실행되므로 0.5cm가 전송 라인 효과의 중요한 거리가됩니다. 참고 :이 경우 두 클럭 에지에서 작동 할 수 있습니다. 즉, 클럭은 6Ghz에서 실행되지 않지만 진행중인 일부 프로세스는 데이터를 빠르게 이동하고 영향을 고려해야합니다.

전송 라인 효과 외부에서는 클럭 동기화도 고려해야합니다. 실제로 전파 속도가 마이크로 프로세서 내부에 무엇인지 알지 못합니다. 비 차폐 구리 와이어의 경우 빛 속도의 95 %와 같지만 동축 케이블의 경우 빛 속도의 60 %와 같습니다.

6Ghz에서 클럭주기는 167 피코 초에 불과 하므로 높고 낮은 시간은 ~ 84 피코 초입니다. 진공 상태에서 빛은 33.3 피코 센드로 1cm 이동할 수 있습니다. 전파 속도가 빛의 속도의 50 % 인 경우 66.6 피코 초와 비슷하게 1cm 이동합니다. 이것은 트랜지스터 및 가능한 다른 구성 요소의 전파 지연과 결합하여 신호가 3-6Ghz에서 작은 다이 주위로 이동하는 데 걸리는 시간이 적절한 클록 동기화를 유지하는 데 중요하다는 것을 의미합니다.


4
기능 크기에 따라 전력이 줄어 듭니다. 더 낮은 스위칭 전압은 FET의 온 및 오프 상태의 비율을 더 작게 만든다. 이는 온 상태 임피던스가 충분히 낮아질 수있는 오프 상태 누설이 상당히 크다는 것을 의미합니다. 결과적으로 누설 전력은 일부 최신 프로세서를 실행하는 데 필요한 전력의 상당 부분입니다. 전력은 여전히 ​​클록 속도로 증가하지만 최대 클록 속도는 항상 존재하는 실질적인 누설 전력에 의해 제한됩니다. 최신 프로세서에는 많은 흥미로운 트레이드 오프가 있으며 이들 사이의 균형은 빠르게 변합니다.
Olin Lathrop

1
빛이 10 배나 빠릅니다 : 3.33 × 10 ^ -12 s × 3 × 10 ^ 8 m / s = 10 ^ -3 m = 1mm.
starblue

@Olin Lathrop Agreed, 가장 최근 세대의 누출은 주요 제한 기입니다. 나는 주로 90nm에서 45nm 로의 전환을 언급하고 있는데, 이는 거의 선형적인 전력 감소를 가지고 있습니다. 당신이 말했듯이 그 선형성은 45nm 미만이 아닙니다.
Mark

5

주된 이유는 당신이 언급 한 첫 번째 이유입니다. 웨이퍼 (플레이트라고 부르는 것)는 매우 비싸므로 최대한 활용하고 싶습니다. 이전 웨이퍼의 지름은 3 인치 였고 오늘날의 12 인치는 16 배의 공간을 제공 할뿐만 아니라 그보다 더 많은 다이를 얻을 수 있습니다.
따라서 필요하지 않은 것처럼 보일지라도 타워 PC에 사용되는 CPU에도이 기술을 사용할 것임이 분명합니다. 랩톱 PC에도 이러한 종류의 CPU가 있으며 공간에 관한 한 예산이 책정되어 있습니다.
3GHz 신호가 클럭 사이클 당 10cm 미만으로 이동하는 경우 속도도 문제가됩니다. 일반적으로 전송 라인 효과를 관리해야합니다. 그리고 그것은 1cm 미만입니다.

편집
작은 피처 크기는 더 적은 게이트 용량을 의미하고, 이는 더 높은 속도를 허용한다. MOSFET이 활성 영역을 빠르게 통과하므로 스위칭 속도가 빠를수록 전력 소비가 줄어 듭니다. 실제로 제조업체는이 기능을 활용하여 더 빠르게 클럭킹하므로 결국에는 이러한 전력 감소를 크게 보지 못합니다.


2
300,000,000 미터 / 3 000,000 Hz = 0.1 미터, 10cm, 맞습니까?
Kromster는 Monica

3
웨이퍼는 웨이퍼 당 100 $ 저렴합니다. 비용이 많이 드는 것은 탐사입니다. 스테퍼는 최대 시간당 120 개의 웨이퍼를 처리 할 수 ​​있으며 각 웨이퍼에는 최대 20 개의 탐사가 필요합니다.
BarsMonster

1
@BarsMonster는 웨이퍼를 망칠 수 없습니까? 죄송합니다! :)
kenny

1
@kenny 현대 팹에서는 웨이퍼에 대한 물리적 손상이 거의 없을 것입니다. 미세한 결함-항상 여기에 있습니다.
BarsMonster

2
@stevenvh : 그렇습니다, BarsMonster가 말한 것. 수백만 달러의 스퍼터링 기계가 있고 수명이 다한 웨이퍼를 처리하는 경우 "웨이퍼 당 총 비용"의 일부로 팹의 다른 기계를 생각하는 것이 가장 간단합니다. 마스크되지 않은 순수한 실리콘 디스크를 구입함으로써 발생하는 "웨이퍼 당 총 비용"의 비율은 거의 중요하지 않습니다.
davidcary

0

CPU가 계속 소형화되는 핵심 이유는 컴퓨팅에서 소형이 더 강력 하다는 것입니다 .

첫 번째 근사치 계산에는 한 장소에서 다른 장소로 정보를 전송하고 새로운 정보를 생성하기 위해 여러 정보를 결합하는 두 가지 기본 동작이 포함됩니다. 우리는 여기에서 전자 장치를 사용하는 데 익숙하기 때문에 이러한 조치를 위해 하드웨어를 '와이어'및 '스위치'라고 부릅니다. 이 두 가지 모두 작을수록 좋습니다.

전선 : 전선의 전송 속도는 본질적으로 일정하기 때문에 한 장소 (예 : 스위치)에서 다른 곳으로 정보를 얻으려면 전선짧게 해야합니다 . (더 빠른 속도를 달성 할 수는 있지만 결국 빛의 속도에 도달하면 다시 짧아지게됩니다.)

스위치 : 스위치는 하나 이상의 입력 와이어의 정보가 스위치 본체에 들어 와서 스 퍼핑하여 내부 상태가 변환되어 하나 이상의 출력 와이어의 정보를 변조하도록합니다. 더 작은 스위치의 몸체를 질식시키는 데 시간이 덜 걸립니다.

당사 사이트를 사용함과 동시에 당사의 쿠키 정책개인정보 보호정책을 읽고 이해하였음을 인정하는 것으로 간주합니다.
Licensed under cc by-sa 3.0 with attribution required.