나는 일반적으로 NPN 트랜지스터의베이스에서 약한 풀다운 저항을 봅니다. 많은 전자 사이트에서는 이러한 작업을 권장하며 일반적으로 기본 전류 제한 저항의 10 배와 같은 값을 지정합니다.
바이폴라 트랜지스터는 전류 구동 방식이므로베이스가 플로팅 상태 인 경우 접지로 끌어 올 필요가 없습니다.
또한 일반적으로 FET에서 게이트 전류 제한 저항을 봅니다.
전압 구동 방식이므로 게이트에 공급되는 전류를 제한 할 필요가 없습니다.
트랜지스터 (기본 제한 저항이 필요한)와 FET (풀다운 저항이 필요한) 사이의 규칙을 혼동하거나 규칙 또는 무언가를 결합하는 사람들의 두 가지 상황입니까?
아니면 여기에 뭔가 빠졌습니까?