캐스 케이 딩 ADC로 높은 해상도 달성

12 비트 ADC 쌍이 있다고 가정하면 24 비트 미만의 출력을 얻기 위해 캐스케이드 연결될 수 있다고 상상할 수 있습니다.

교차 영역에 약간의 왜곡이있을 수 있지만 양의 범위에 하나를 사용하고 음의 범위에 다른 하나를 사용한다고 생각할 수 있습니다. (우리는 몇 가지 오류 비트를 무시하거나 0 볼트 주위의 값을 측정하기 위해 세 번째 ADC를 배치 할 수 있다고 가정합니다).

내가 생각한 또 다른 옵션은 단일 고속 ADC를 사용하고 저속에서 더 높은 해상도를 얻기 위해 기준 전압을 전환하는 것입니다. 또한 하나의 고정 기준 ADC를 사용하여 실제 값을 얻는 방법과 보조 변환기의 영역을 전환하여 더 정확한 값을 얻을 수있는 방법이 있어야합니다.

모든 의견과 제안을 환영합니다.

쿼드 8 비트 (또는 듀얼 12 비트) 칩이 단일 24 비트 칩보다 저렴하다고 가정합니다.

귀하의 질문에 많은 것들이 있습니다. 따라서 하나씩 가져 가겠습니다.

12 비트 ADC 쌍이 있다고 가정하면 24 비트 미만의 출력을 얻기 위해 캐스케이드 연결될 수 있다고 상상할 수 있습니다. 교차 영역에 약간의 왜곡이있을 수 있지만 양의 범위에 하나를 사용하고 음의 범위에 다른 하나를 사용한다고 생각할 수 있습니다. (우리는 몇 가지 오류 비트를 무시하거나 0 볼트 주위의 값을 측정하기 위해 세 번째 ADC를 배치 할 수 있다고 가정합니다).

실제로는 아닙니다. 13 비트 해상도를 얻을 수 있습니다. 4096 개의 빈 (2 ^ 12) 입력 전압을 결정하는 것으로 12 비트 컨버터의 작동을 설명 할 수 있습니다. 2 개의 12 비트 ADC는 8192 개의 빈 또는 13 비트 분해능을 제공합니다.

내가 생각한 또 다른 옵션은 단일 고속 ADC를 사용하고 저속에서 더 높은 해상도를 얻기 위해 기준 전압을 전환하는 것입니다.

실제로 이것이 연속 근사 변환기가 작동하는 방식입니다. 기본적으로 1 비트 변환기 (일명 비교기)는 연속 근사 알고리즘에 따라 다양한 기준 전압을 생성하여 디지털화 된 전압 샘플을 얻는 디지털-아날로그 변환기와 함께 사용됩니다. SAR 변환기는 매우 널리 사용되며 uC의 대부분의 ADC는 SAR 유형입니다.

또한 하나의 고정 기준 ADC를 사용하여 실제 값을 얻는 방법과 보조 변환기의 영역을 전환하여 더 정확한 값을 얻을 수있는 방법이 있어야합니다.

실제로 파이프 라인 ADC 가 작동 하는 방식과 매우 유사합니다 . 그러나, 2 차 ADC의 기준을 변경하는 대신, 1 단계 후 남은 잔류 오차는 다음 단계 ADC에 의해 증폭 및 처리된다.

모든 의견과 제안을 환영합니다. 쿼드 8 비트 (또는 듀얼 12 비트) 칩이 단일 24 비트 칩보다 저렴하다고 가정합니다.

실제로 24 비트 변환기를 갖는 것이 일부 구성에서 4 개의 8 비트 변환기를 배열하는 것만 큼 간단하지 않은 이유가 있습니다. 그것에 더 많은 것이 있습니다. 여기서 중요한 오해는 비트 수를 "추가"할 수 있다고 생각하는 것입니다. 왜 이것이 잘못된 지 보려면 ADC를 어떤 "bin"입력 전압이 속하는지 결정하는 회로로 생각하는 것이 좋습니다. 구간 수는 2 ^ (비트 수)와 같습니다. 따라서 8 비트 변환기에는 256 개의 빈 (2 ^ 8)이 있습니다. 24 비트 변환기에는 1,600 만 개의 빈 (2 ^ 24)이 있습니다. 따라서 24 비트 변환기에서와 동일한 수의 빈을 가지려면 65,000 개가 넘는 8 비트 변환기 (실제로는 2 ^ 16)가 필요합니다.

빈 유추를 계속하려면 ADC의 풀 스케일이 1V라고 가정합니다. 그런 다음 8 비트 변환기 "bin"은 1V / 256 = ~ 3.9mV입니다. 24 비트 컨버터의 경우 1V / (2 ^ 24) = ~ 59.6nV입니다. 직관적으로 전압이 작은 빈에 속하는 경우 "결정"이 더 어렵다는 것이 분명합니다. 실제로 이것은 노이즈 및 다양한 회로 비 이상성으로 인한 경우입니다. 따라서 24 비트 해상도를 얻으려면 65,000 개가 넘는 8 비트 변환기가 필요할뿐만 아니라 8 비트 변환기도 24 비트 크기의 빈으로 해석 할 수 있어야합니다 (일반적인 8 비트 변환기로는 충분하지 않습니다) 59.6nV 빈이 아닌 ~ 3.9mV 빈으로 해석 가능)

입력 범위를 분할하면 24 비트가 아닌 13 비트가됩니다. -4.096V ~ + 4.096V의 입력 범위가 있다고 가정합니다. 그러면 12 비트 ADC의 2mV 분해능은 2 12 x 2mV = 8.192V (-4.096V ~ + 4.096V 범위)입니다. 양의 절반을 취하면 범위가 절반으로 줄어들 기 때문에 1mV 해상도를 얻습니다. 2 12 x 1mV = 4.096V. 그것은 0V보다 높은 2 12 레벨이고, 또 다른 2 12 레벨 입니다. 함께 2 12 + 2 12 = 2 13 이므로 1 비트가 12가 아닌 추가됩니다.$^{12}$$^{12}$$^{12}$$^{12}$$^{12}$ $^{12}$$^{13}$

기준 전압 변경에 대하여. 다른 예를 들어 보겠습니다. 1 비트 ADC가 있고 참조를 변경하여 12 비트를 얻으려고한다고 가정하십시오. 입력이 V R E F 보다 큰 경우 1 비트는 1을 제공합니다. 이고, 그렇지 않으면 0입니다. 기준이 1V이고 임계 값이 0.5V라고 가정하십시오. 기준을 0.9V로 변경하면 0.45V의 새로운 임계 값을 가지게되므로 이미 3 가지 레벨을 식별 할 수 있습니다. 이봐, 이것은 작동 할 수있다, 나는 1 비트 ADC로 12 비트를 할 수 있고, 아마도 12 비트 ADC로 24 비트를 할 수있다! 잡아! 그렇게 빠르지 않습니다! 이 작업을 수행 할 수 있지만 1 비트 ADC의 구성 요소는 12 비트 등급이어야합니다. 그것은 참조와 비교기의 정확성을위한 것입니다. 마찬가지로, ADC의 정밀도가 충분히 정확하고 가변 기준 전압의 정밀도가 24 비트 등급 인 경우 12 비트 ADC는 24 비트를 수행 할 수 있습니다. 실제로 실제로 많은 것을 얻지 못합니다. $\frac{V_{REF}}{2}$

무료 점심 식사는 없습니다.

편집
오버 샘플링과 16 비트 해상도를 제공 할 수있는 1 비트 오디오 ADC 가 있다는 오해가있는 것 같습니다 .
입력이 고정 DC 레벨 (예 : 1V 입력 범위에서 0.2V) 인 경우 출력도 항상 동일합니다. 1 비트 ADC의 경우이 예에서는 0이됩니다 (레벨이 참조의 절반보다 작음). 초당 1 샘플 또는 1000 샘플이든 상관없이 이제는 그렇게 될 것입니다. 따라서 평균화는이를 변경하지 않습니다. 왜 오디오 ADC와 함께 작동합니까? 왜냐하면 전압이 항상 변하기 때문에 (소음), 아인슈타인 (상대성, 당신은 ;-)에 따르면 전압을 일정하게 유지하고 참조를 변경하는 것과 같습니다. 그리고 나서오버 샘플링을하는 동안 몇 가지 다른 측정 값을 얻습니다. 실제 레벨과 비슷한 정도를 얻을 수 있습니다.
잡음은 ADC의 임계 값을 통과 할만큼 강해야하며 가우시안 분포 (흰색 잡음)와 같은 특정 제약 조건에 맞아야합니다. 1 비트 예제에서는 노이즈 수준이 너무 낮아 작동하지 않았습니다.

추가 자료 :
Atmel 애플리케이션 노트 AVR121 : 오버 샘플링으로 ADC 해상도 향상

그렇습니다. 이론적으로는 원하는 것을 할 수 있지만, 비현실적인 장비를 사용할 수있는 경우에만 가능합니다.

제한적인 추가 정확도에 대해 지금까지 언급 한 몇 가지 다른 의견은 정확합니다.

치다. 12 비트 ADC로 전압을 측정하고 111111000010이라고 말하십시오. 실제 값은이 값의 어느 쪽이든 1 비트 +/- 0.5 비트 범위에 있다는 것을 알고 있습니다.

경우 귀하의 ADC는 24 비트 정확하지만 12 비트를 제공 한 후이 이런 경우라면 내에서 +/- 111111000010 000000000000.의 절반 조금 vaklue 거짓말 당신이 가진 12 비트 ADC를 취할 수 있다고보고하고있다 +/- 1/2 비트 범위, 111111000010000000000000을 중심으로 결과를 읽습니다. 이것은 실제 신호와 원하는대로 aDC 값의 차이를 줄 것입니다. QED.

그러나 12 비트 ADC 자체는 약 반 비트까지만 정확합니다. 다양한 오류의 총계로 인해 실제 결과가 최대 약 절반이지만 다른 플러스 또는 마이너스 일 때 특정 결과를 선언합니다.

당신이 원하는 동안

111111000010은 111111000010 000000000000을 의미합니다.

실제로 111111000010 000101101010 또는 그 밖의 것을 의미 할 수 있습니다.

따라서 두 번째 ADC를 가져 와서 하위 12 비트와 ASSUME을 정확히 12 비트 경계에 상대적으로 측정하면 실제로는 위의 잘못된 값에 상대적입니다. 이 값은 본질적으로 랜덤 에러이므로, 12 비트의 새로운 랜덤 비트를 12 비트의 랜덤 노이즈에 추가하게됩니다. 정확한 + 랜덤 = 새로운 랜덤.

예

범위를 측정하고 10 단계 중 1 단계로 결과를 얻을 수있는 두 개의 conveter를 사용하십시오. 100 볼트 FS로 스케일링 된 경우 0 0 20 30 40 50 60 70 80 90

10 볼트 풀 스 칼로 확장되면 1 2 3 4 5 6 7 8 9

이 두 변환기를 사용하여 1V 정확도로 100V 범위를 측정하기로 결정했습니다.

변환기 1은 70V를 반환합니다. 그런 다음 70V를 기준으로 전압을 측정하고 -3V를 얻습니다. 따라서 실제 값, 즉 + 70V-3V = 67V라는 결론을 내립니다.

그러나 70V 결과는 실제로 65 66 67 68 69 70 71 72 73 74 중 하나 일 수 있습니다.

첫 번째 변환기가 100V에서 1V로 정확할 경우에만 100V에서 10V 단계를 표시하더라도 원하는 것을 얻을 수 있습니다.

따라서 실제 결과는 67V +/- 5V = 62V ~ 72V입니다. 그래서 당신은 이전보다 더 나아지지 않습니다. 센터가 이동했지만 무작위로 위치했을 수 있습니다.

변환기가 일반적으로 반환하는 비트보다 약간 더 정확할 수 있으므로이 방법으로 적당히 개선 할 수 있습니다.

실제로 작동하는 시스템은 하나의 중요한 생략으로 언급되었습니다. 신호를 N 번 샘플링하고 가우스 잡음의 + / _ 반 비트를 추가하면 "가능한 모든 범위에 걸쳐"신호가 확산되고 평균값이 이전보다 log (N) 더 정확 해집니다. 이 체계에는 낚시 고리와 자격이 있으며 임의의 추가 비트 수를 얻을 수는 없지만 약간의 향상을 제공합니다.

위의 첫 번째 경우에는 24 비트 정확도의 12 비트 ADC를 언급했습니다. 12 비트 ADC를 사용하고 24 비트 (예 : 델타 시그마 변환기)를 사용하여 가정 된 값을 읽음으로써 일종의 무언가를 달성 할 수 있습니다. IF 신호가이 같은 하나의 비트에 남아 있음을 안정 충분이 안정적으로 신호 WRT 2 12 비트를 읽기 위해 2 ADC를 사용할 수 있습니다 다양합니다.

대안-처음에는 시그마 델타로 24 비트 신호를 읽고 해당 지점을 잠근 다음 두 번째 ADC로이를 기준으로 연속적으로 측정합니다. 신호가 두 번째 ADC 범위 내에있는 한 훨씬 빠른 결과를 얻을 수 있습니다.

많은 유형의 ADC의 분해능을 높이는 데 사용할 수있는 수퍼 샘플링이 있습니다.

신호에 노이즈를 추가하여 작동합니다. 잡음이 분해능을 감소 시키지만 데이터가 여러 비트로 나뉘어 야합니다. (나는 신호 처리 전문가가 아닙니다-이것이 내가 이해하는 방법입니다.) 잡음은 1 또는 2 비트 일 수 있지만 거기에 있어야합니다. 하나의 12 비트 샘플을 취하면 12 비트가됩니다. 그런 다음 4 개의 샘플을 가져 와서 더한 다음 2로 나누면 13 비트 샘플이됩니다. (나이키 스트로 인해 추가 비트마다 4 개의 샘플이 필요합니다.)

이를 수행하는 간단한 방법은 기준 전압에 노이즈를 추가하는 것입니다. 더 높은 해상도를 위해 dsPIC33F의 12 비트 ADC를 16 비트로 향상시키기 위해 이것을 사용합니다. 미리 비동기 타이머를 고주파수로 설정하고 DMA를 사용하여 PRNG 번호 시퀀스를 출력 캡처에 대기시켜 비교적 깨끗한 노이즈 소스를 제공합니다. 노이즈 출력은 기준 전압을 약 0.1 % (1k-1Meg 분배기)만큼 바이어스합니다. 노이즈는 양방향, 싱킹 및 소싱입니다. 나는 dsPIC33F의 DMA를 사용하여 샘플을 대기열에 넣으므로 적은 CPU 개입 으로이 작업을 수행 할 수 있습니다. 물론 최대 샘플 속도는 정상 속도의 약 1/32로 떨어지지 만 이것은 내 응용 프로그램에 문제가되지 않습니다.

잡음이 항상 균등하게 분배되는 것은 아니기 때문에 배송되는 모든 장치에서 입력을 교정 할 것입니다. 단, 그 차이는 1 또는 2 LSB에 불과합니다.

합산 증폭기 를 사용 하면 두 개의 DAC 출력을 합할 수 있습니다. R1 = 100k, R2 = R3 = 100 Ohm을 사용할 수 있습니다. 이런 식으로 출력은 Vout =-(V1 + V2 / 1000)이됩니다. 듀얼 서플라이가 필요하고 비 반전을 원할 경우 게인 = 1 인 다른 인 버팅 증폭기를 넣어야합니다. 따라서 2 개의 출력 및 기준 4.096V의 12 비트 DAC가 있다고 가정 해 봅시다. 그런 다음 (두 번째 반전 증폭기가있는 경우) DAC 1에서 1 씩 증가하면 1uV로 출력이 증가하고 DAC 2에서 1 씩 증가하면 1mV로 출력이 증가합니다. 총 24 비트 가 아닙니다 . 약 22 비트입니다. 이론적으로 R1을 R2 및 R3보다 4096 배 더 크게 선택하고 24 비트를 얻을 수 있지만 더 나은 결과를 얻을 수는 없습니다. 좋은 저잡음 opamp를 선택하더라도 마이크로 볼트 범위에서 많은 소음 문제가 발생합니다.

DAC를 검색했기 때문에 DAC에 대한 질문이지만 업데이트 합니다. ADC와 유사한 원리를 적용하는 방법은 다음과 같습니다. 합산하는 대신 ADC1 결과를 빼고 ADC2로 측정하기 전에 1000을 곱해야합니다.

수정-ADC3는 결과 수식과 일치하도록 Vref가 아닌 VGnd (Vref / 2)에 있어야합니다.

AZ431 대신 다른 2.5V 레퍼런스 또는 적절한 패시브와 함께 조정 가능한 다른 레퍼런스를 사용하여 정확히 4.096V를 얻을 수 있습니다. 기준 드리프트의 온도 드리프트가 적을수록 결과가 좋아집니다. 또한 소음이 적어야합니다. 그대로 정확하지 않을 수도 있습니다. R7과 R8 사이에 500ohm 멀티 턴 트림 팟을 기준 입력에 와이퍼로 놓고 Vref = 4.096V로 정확하게 조정하는 것이 좋습니다. 또한 와이퍼와 U1 양의 입력으로 R1과 R2 사이에 트림 팟 (2)이 필요합니다. VGnd에서 2.048V로 조정하십시오. U1은 저소음 opamp입니다. (BTW AZ431은 작업에 끔찍합니다. 심볼이 있기 때문에 넣었습니다).

U2, U3 및 U4가 제로 오프셋 초퍼 앰프 인 것이 매우 중요합니다. U2는 100을 곱하기 때문에 더 중요합니다. 1 마이크로 볼트마다 100 마이크로 볼트가됩니다. OP07을 사용하고 올바르게 영점을 맞추고 온도가 10 도씩 변하면 13 uV 오프셋이 발생하여 U4 출력에서 ​​1.3mV로 변환됩니다. ADC 출력에서 ​​13mV로 ADC2를 거의 쓸모 없게 만듭니다.

또한 U3는 6.048V에 도달 할 수 있어야합니다. 즉 VGnd (2.048V) + 2xVinmax (2x2V = 4V)입니다. 이것이 Vcc = + 12V 전원 공급 장치라는 아이디어입니다. MAX44252를 사용할 경우 Vcc는 6.5V까지 낮아질 수있다. MAX44252는 레일 투 레일 opamp이므로 음의 공급을 건너 뛸 수 있고 opamp의 Vss를 접지에 연결할 수 있습니다. 출력에서 48mV까지 낮아질 수있는 모든 opamp에 적용됩니다.

MAX44252 는 2-4uV 오프셋 전압 (일반)과 1 ~ 5nV 온도 드리프트를 갖는다. 그것은이다 Digi-Key에에 $ 2.64 1의 수량과는 일을 할 것입니다 그래서 하나 개의 칩 quadopamp입니다.

어떻게 작동합니까? 예를 들어 10 비트 DAC를 보자. 해상도는 4.096 / 1024 = 4mV입니다. 입력 신호는 Vref의 절반 인 VGnd를 기준으로해야합니다. ADC1은 정상적으로 입력 전압을 측정합니다. 그런 다음 DAC1을 통해 값을 출력합니다. Vin과 DAC1의 차이점은 ADC1 결과를 증폭, 측정 및 추가해야하는 오류입니다. U2는 100의 이득으로 DAC1에 비해 Vin-DAC1의 차이를 증폭시킨다. U4는 그 차이를 10만큼 증폭시키고 VGnd에 비해 DAC1을 뺀다. 그러면 VGnd에 비해 ADC2 = (Vin-DAC1) * 1000이됩니다. 즉, VGnd에 비해 Vin에 1.234567V가있는 경우입니다. ADC1은 821의 값을 측정합니다해상도가 4mV이고 (2.048 + 1.234567) /0.004 = 820.64175이기 때문입니다. 따라서 DAC 값은 309 * 0.004V = 1.236V로 설정됩니다. 이제 ADC2는 VGnd에 대해 1.234567-1.236 = -0.001433 * 1000 = -1.433V를 얻습니다 (이상적으로). 2.048-1.433 = 0.615V 공통 모드입니다. 0.615V / 0.004 = 153.75. 따라서 ADC2 값 = 154. 플로트 사용을 피하기 위해 마이크로 볼트 단위로 값을 계산하는 것이 더 쉽습니다. ADC2를 mV로 변환하려면 값을 4로 곱해야합니다. VADC1 = 821 * 4 = 3284mV. uV로 변환하려면 1000을 곱해야합니다. 또는 ADC1 값에 4000을 곱한 값입니다. 821 * 4000 = 3284000. 따라서 VGnd에 대한 ADC1 전압은 3284000-2048000 = 1236000uV입니다. ADC2는 이미 1000을 곱한 값이므로 4 만 곱하면됩니다. VADC2 = 154 * 4 = 616. VGnd에 상대적인 전압을 얻으려면 VGnd를 빼야합니다 : 616-2048 = -1432uV. 여기에는 x1000 증폭이 있으므로 VGnd = 2048uV를 사용합니다. 이제 VADC1 및 VADC2를 추가합니다 : 1236000 + (-1432) = 1234568uV 또는 1.234568V

물론 마이크로 볼트를 다룰 때 opamp 노이즈, 저항 노이즈, 전압 오프셋, 온도 드리프트, 게인 오류 등 모든 종류의 끔찍한 문제가 있기 때문에 꿈입니다. 그러나 괜찮은 부품을 사용하면 적어도 1 %의 저항과 프로그래밍 방식으로 오프셋을 널링하고 합리적으로 좋은 결과를 얻을 수있는 게인을 수정하십시오. 물론 마지막 숫자에 대한 안정적인 입력을 기대할 수는 없습니다. 어쩌면 해상도를 10uV로 제한 할 수 있습니다 (결과를 10으로 나눕니다). 또한 4를 곱하면 4 개의 순차적 결과를 합하여 평균을 구할 수 있습니다.

이 중 아무것도 테스트되지 않았다는 것을 명심하십시오. 노이즈와 opamp 오프셋을 고려하지 않고 앰프 단계 만 시뮬레이션했습니다. 누군가가 빌드하기로 결정하면 주석에 결과를 씁니다.

$log_2 (\text{a lot})$

편집 : 내 수학 수정에 대한 주석을 참조하십시오.