SMPS PCB 디자인 비평가


9

이 게시물의 가장 오래된 버전은이 링크를 통해 볼 수 있습니다 .

이것은 다시 디자인 된 레이아웃입니다. 다시 당신의 견해는 무엇입니까?

10-32V ~ 5V 1.2A SMPS 벅 레귤레이터 설계. IC는 인피니언의 IFX91041 입니다.

회로도 및 레이아웃은 다음과 같습니다. http://www.mediafire.com/?69e66eje7vda1

(5v 1.2A 및 35V 4A 모두에 대해 45cm² (~ 6.98 인치 ²) 영역이 제공되었습니다.)

개략도 PCB-상단 레이어 PCB-하단 레이어


1
해당 이미지를 Mediafire에서 서버로 이동하십시오. 질문을 삭제하면 많은 가치를 잃게됩니다!
케빈 베르메르

이미지는 이미 서버에 있지만 Mediafire에는 각각 Proteus 회로도 및 PCB 레이아웃 파일 인 .DSN 및 .LYT 파일이 있습니다. 또한 하나의 .PDF 파일도 있습니다.
abdullah kahraman

상단 영역의 트레이스에 대한 상단 구리는 표시되지 않습니다. 별도의 레이어에 대한 별도의 페이지가있는 .PDF 파일을 참조 할 수 있습니다.
abdullah kahraman

@abdullah, 편집을 계속하면 이미 질문에 대답하고 개선 한 사람들에게 보상하지 않습니다. 각 단계를 해결할 때 여러 질문을 받아들이도록하십시오.
Kortuk

답변:


7

나는 다른 답변에 동의하지만 이것이 도움이 될 것이라고 생각했습니다.

여기에 이미지 설명을 입력하십시오

이 디자인에서 가장 중요한 2 개의 고전류 / 고 스위치 주파수 루프를 그렸습니다.

녹색은 필요한 대부분의 고주파 전류를 소싱하는 C7 / C18 디커플링 캡이있는 입력 전류 루프를 나타냅니다. 이 루프는 접지 설계가 불량하여 매우 큽니다.

노란색은 출력 전류 루프를 나타내며 매우 큽니다.

아마도 가장 중요한 것은 입력 및 출력에서 ​​레귤레이터로의 리턴 전류가 C17을 떠나는 좁은 트레이스를 통해 단일 접지 리턴 경로를 공유한다는 것입니다.

여기서 궁극적 인 목표는이 두 루프의 루프 영역을 최소화하는 것입니다. 그렇게 할 때 EMI 문제인 고주파 전류는 저항이 가장 낮은 경로가 아니라 접지에 대한 최소 인덕턴스 경로를 따릅니다.

예를 들어, 명확하게하기 위해 이러한 경로를 약간 넓게 만들었지 만 실제로는 출력 전류 (노란색)에 대한 접지 리턴 경로의 고주파수 구성 요소가 입력 전류 경로 아래에서 직접 이동하려고 시도합니다. 도중에 L2에서 구부러 질 가능성이 더 큽니다.

편집 : 전체 접지면을 업데이트하십시오.

다음은 새 레이아웃에 대한 현재 루프의 업데이트 된 도면입니다.

여기에 이미지 설명을 입력하십시오

이것은 훨씬 낫습니다. 접지 리턴은 명확성을 위해 분리되었지만 고주파 성분은 가능한 한 전력 트레이스 바로 아래에서 접지면을 따라 이동합니다. 피드백 경로를 분홍색으로 추가하고 밝은 색은 접지면에서 전류가 이동 함을 나타냅니다.

몇 가지 참고 사항 :

  • 경로는 여전히 필요한 것보다 훨씬 길다. 피드백 루프는 특히 매우 길며 입력 전류에서 이동합니다. 이 입력은 임피던스가 높기 때문에이 트레이스의 유도 커플 링은 레귤레이션 정확도에 상대적으로 큰 영향을 미칩니다. 거의 90 도로 교차하면 커플 링이 줄어들지 만 접지 전류는 그렇지 않으며 다른 이유로 문제가되지 않습니다 (아래 참조).

  • 입력 전력 트레이스는 피드백 루프의 트레이스가 실행되는 접지면의 분할을 교차합니다. 절대로 고주파를 전달할 가능성이있는 트레이스 (접히는 트레이스를 의미 함)로 인접 레이어의 접지면 또는 전원 평면에서 스플릿을 교차하지 마십시오. 연한 녹색 복귀 경로로 표시되는 방사 루프를 만듭니다. 결과적으로 큰 EMI 문제가 발생합니다.

  • 그것이 pdf 로의 수출의 결과인지 또는 무엇인지 모르겠지만 클리어런스 문제가있는 많은 비아가있는 것 같습니다. 서로 너무 가까이 있고 구성 요소 패드에 너무 가까이 있습니다. 비아 위에 솔더 마스크를 사용하더라도 리플 로우를 사용하는 경우 패드의 솔더 마스크 간격이 일부 비아를 노출시켜 솔더링 문제를 일으키는 것처럼 보입니다. 예를 들어 D1 근처의 비아는 거의 확실하게 노출되며 보드가 리플 로우 될 때 비아는 패드에서 모든 땜납을 빨아 들여 D1을 납땜하지 않거나 납땜이 매우 불량하게 만듭니다.

  • U1 아래와 같은 일부 비아는 두 레이어에 모두 나타나지 않습니다.

내가 할 것 :

PCB 제작자가 필요로하는 간격으로 PCB 설계 소프트웨어 설계 규칙 검사를 설정하십시오. 비아 비아, 비아 패드 및 비아 솔더 마스크 클리어런스 문제에 대해 경고합니다.

이제 접지면이 단단하다는 것을 알고 구성 요소 배치로 설계를 시작하고 새로 시작하십시오. 임계 경로의 길이를 최소화하는 데 집중하고 이러한 경로에 대해 가능한 한 많은 구리를 사용하십시오 (피드백 루프의 낮은 전류). 공간 / 레이아웃이 허용되면 표면에지면을 부어 넣는 것이 나쁜 생각이 아니라 적절하게 수행 할 수 있는지 확인하십시오. (고립 구리가없고 접지면에 잘 연결됨)

편집 2 :

이미 가지고 있는지 확실하지 않지만 바닥에 단단한 접지면을 사용하는 2 레이어 보드에 대한 인피니언 의 레퍼런스 디자인 / 앱 노트가 있습니다. 그것들은 상당히 긴 FB 트레이스를 사용하지만 위험한 루프를 피하십시오.


전체 입력에서 시작하여 왜 녹색을 그렸습니까? C9와 C2가 입력을 제공하지 않습니까? 분리되지 않은 접지면으로 보드의 바닥면을 완성한 후 불량 접지 문제를 어떻게 해결할 수 있습니까?
압둘라 카흐 라만

전류는 캡으로 돌아가지만 원래 디자인의 캡으로가는 유일한 접지 경로는 C17의 트레이스를 통과 한 다음 입력의 접지 핀을 통해 다른 쪽의 접지면에 도달 한 다음 캡은 해당 캡 옆의 비아를 통해 접지됩니다. 기본적으로 이러한 전류가 바닥의 접지 쏟아져가는 유일한 경로는 입력 커넥터를 통하는 것입니다.
Mark

@abdullah 나는 당신의 새로운 디자인에 대한 답변을 전체 접지면으로 업데이트했습니다.
Mark

많은 @Mark 덕분에, 당신이 생각한 것들로 다시 디자인 할 것입니다.
abdullah kahraman

레이아웃을 다시 디자인했습니다. 다시 확인할 수 있습니까?
abdullah kahraman

6

이 효율 (및 대부분의 다른 SMPS 설계)에는 충분한 효율과 낮은 EMI 노이즈를 처리해야하는 두 개의 고전류 스위칭 루프가 있습니다.

  1. 핀 8-C9-GND

    이 루프는 입력 전원을 커버해야합니다.

    루프 자체를 작게 유지하려면 커패시터 접지를 조정기의 접지 플래그에 연결하고 C9를 90 ° CCW 회전하면됩니다.

    내가 당신의 디자인에서 빠뜨린 것은 100-220nF 세라믹 커패시터처럼 작지만 빠른 커패시터입니다. 레귤레이터 IC에 매우 가깝게 연결하십시오.

  2. 핀 6-L2-C13

    이것이 출력 루프가됩니다.

    C13과 C17을 바닥으로 옮기고, 접지를 IC의 접지 탭에 연결하십시오 (좋은 다각형 채우기를 사용하십시오).

    작은 세라믹 커패시터를 다시 추가하십시오.

    L2를 180 ° 회전하면 C13, C17 및 IC에 큰 연결 (다각형 채우기가 가장 적합 함)을 만듭니다.

    D2를 90 ° 회전시켜 L2와 IC 사이에 놓고 다각형과지면 탭에 연결합니다.

일반적으로 :

  1. 스위칭 전류가 높은 모든 트레이스에는 WIDE 트레이스 또는 폴리곤 채우기를 사용하십시오.
  2. 가능하면 접지 판을 사용하면 소음이 줄어들고 IC에서 열을 전도하는 데 도움이됩니다.

정보 @ Masta79에 감사드립니다. 내셔널에서 AN-1229 를 읽기 전에 제가하고 있던 디자인이었습니다 . 따라서 스위칭 노드의 경우 가장 좋은 방법은 주변의 구리 양을 실제 최소 요구 사항으로 유지하는 것입니다. " 또한 애플리케이션 노트는 AC 접지가 잡음이 많은 스위칭 접지 또는 전원 접지 인 AC 접지와 DC 접지를 분리 할 것을 권장합니다. 아니면 너무 혼란스럽고 자신을 잘못 인도합니까? :)
abdullah kahraman

귀하의 경우 스위칭과 시스템 접지를 "분리"하는 가장 좋은 방법은 IC의 접지 탭을 확장하고이를 한 지점 (일반적으로 IC 아래의 냉각 비아)에서 시스템 접지에 연결하는 것입니다. 그런 다음 모든 고전류 접지 트레이스를이 접지에 연결하십시오. 기본적으로 내 대답에서 제안한 것은;) 2 페이지의 그림 1 Btw도 현재 경로를 보여줍니다.
니코 에르푸르트

따라서 최상위 계층에서 신호 접지를 IC의 접지 탭에 연결해야합니다. 열 접지로 연장해야합니다. 그런 다음 스위칭 및 고전류 접지를 함께 연결 한 다음 IC의 접지 탭인 한 지점에서 시스템 접지에 연결해야합니까? 마지막으로 맨 아래 레이어에 전체 보드를 덮는 큰 접지면이 있어야합니까?
abdullah kahraman

입력 및 출력 커패시터의 접지 연결과 다이오드를 다각형으로 접지 탭에 연결하십시오. 현재 레이아웃에서 볼 수있는 가장 큰 문제는 잘못된 구성 요소 배치입니다. 스위칭 루프가 작은 방식으로 배치하는 순간 레이아웃이 대부분 개선됩니다.
Nico Erfurth

6

5V 부분이 아닌 조정 가능한 출력 전압 버전을 사용합니다. 그러나 5V 버전을 사용하는 경우에도 피드백 전압 분배기를 포함해야합니다 (높은쪽에는 제로 옴 저항을 사용하고 아래쪽은 저항기를 설치하지 마십시오). 이것은 다른 전압이 필요한 경우를 대비하여 장기적으로 더 많은 유연성을 제공합니다.

일반적으로 흔적이 충분히 넓지 않습니다. 가장 중요한 것은 C9에서 U1.7-8, U1.6에 연결된 모든 것, L2에서 C17 / C13 및 U1과 모든 곳의 GND입니다. 이들은 스위칭 전류가 많은 네트이며 짧고 넓은 지 확인하려고합니다.

U1이 약간의 열을 발산 할 수 있으며 부품 하단의 GND 패드에 대한 연결로는 충분하지 않습니다. PCB 상단에서 GND 평면의 크기를 늘려야합니다. GND 평면이 칩 아래에서 확장 될 수 있도록 R1 및 C1을 이동하여이 작업을 수행하십시오.

말하기는 어렵지만 회로의 상단과 하단 사이에 GND가 연결되어 있다고 생각하지 않습니다. 실제로 전체 PCB 아래에 하나의 단단한 접지면이 있어야하며 다른 섹션을 분리하기 위해 멋진 것을 시도하지 마십시오. (예외 : 여전히 GND 평면이 U1을 냉각 시키길 원합니다. 비아를 사용하여 해당 평면을 전체 GND 평면에 연결하십시오.)

결론 : 더 두꺼운 트레이스, 더 나은 냉각, 많은 GND.

편집 : 여기 Rev B에 대한 내 의견은 ...

바닥은 하나의 완전한 GND 평면이어야합니다. 두 반으로 나뉘 지 않습니다. 이것은 중요하며 무시해서는 안됩니다.

가능하면 최상위 레이어에 GND 추적이 없습니다. 이것이 바로 GND 평면입니다. 이는 J1, D1 및 C17 사이의 GND에 특히 해당됩니다.

또한 C8에 대한 GND 추적은 해당 캡을 완전히 쓸모 없게 만듭니다. 미량 인덕턴스가 커질 것입니다. 대신 캡에서 직접 GND 평면에 몇 개의 비아를 사용하십시오. C8은 아마도 C9 옆에 위치해야합니다.

회로의 상단과 하단을 연결하는 트레이스가 너무 얇습니다. 두배 또는 세배. 또는 구리 평면 / 모양 / 채우기 / 무엇이든 사용하십시오.

하단의 단일 트레이스 (C17에서 U1까지)는 대부분 PCB 상단에 오도록 다시 라우팅해야합니다. 이것은 바닥의 GND 평면을 손상시키지 않고 손상을 줄 이도록 도와줍니다.

사진에서 말하기는 어렵지만 U1의 GND 패드 / 평면에서 아래쪽 레이어의 GND 평면까지 더 많은 비아가 필요할 수 있습니다. 바닥층에 더 많은 열을 가하는 것이 좋습니다.

D2에 연결되고 L2 아래로 이동하는 최상위 레이어의 GND 평면은 PCB 하단의 GND 평면에 더 많은 비아가 필요합니다. L2 아래에 최소 2 개의 비아를 배치하고 오른쪽 하단에 3 분의 1을 두십시오.


전체 PCB 아래에 접지 평면이 있어야하는 이유를 이해할 수 없으며, 전력 및 신호의 접지를 분리해서는 안됩니까? 다른 섹션을 의미하지 않기 때문에 귀하는 제 생각에 맞습니다. AN-1229 에 따르면 다른 답변의 의견에서 언급했듯이 전환 추적이 크지 않습니다 . 애플리케이션 노트를 잘못 이해하고 과장한다고 생각하십니까? 실제로 GND는 C17. (-)과 D1.A에 연결되어 있지만 Proteus는 비트 맵에서 다소 생성하지 않았습니다.
abdullah kahraman

죄송합니다,에 의해 "내 스위칭 흔적은 AN-1229에 따라 큰되지 않습니다"나는 AN-1229은 말했다 때문에 큰없는 말은 그렇게 :)
압둘라 kahraman

@abdulla kahraman 몇 가지 매우 특정한 경우에만 약간 고립 된 지상 섬을 갖는 것이 권장되며,이 중 하나가 아닙니다. 원하지 않는 GND 전위의 변형을 갖는 것은 너무 쉽습니다. 이로 인해 회로가 불안정 해 지거나 EMI가 증가 할 수 있습니다. 하나의 거대한 gnd 평면을 사용하는 것이 훨씬 좋습니다. 모든 고전류 네트를 실제로 넓게 만들고 모든 와이어를 최대한 짧게 유지하십시오 (특히 스위칭 노드). AN-1229는 합리적으로 좋지만 고립 된 지상 섬 사용을 장려하지는 않습니다.

단단한 접지면을 사용하십시오. 레귤레이터 회로의 접지에 대한 유일한 연결은 C17의 흔적입니다. 이 디자인은 앉을 때 매우 우수한 EMI 라디에이터를 만들고 전압 출력은 매우 시끄 럽습니다. 요컨대, 현재의 추첨이 중요한 경우 FCC 15 부를 통과하지 못할 것입니다.
Mark

@abdulla kahraman 수정 된 PCB 레이아웃을 다루기 위해 답변을 업데이트했습니다.
당사 사이트를 사용함과 동시에 당사의 쿠키 정책개인정보 보호정책을 읽고 이해하였음을 인정하는 것으로 간주합니다.
Licensed under cc by-sa 3.0 with attribution required.