게이트 커패시턴스를 어떻게 측정 할 수 있습니까?

IRF530N과 같이 전력 MOSFET의 게이트 커패시턴스를 직접 측정하는 효과적인 방법이 있습니까?

회로가 작동하는 방식은 유효 게이트 커패시턴스가 데이터 시트에 인용 된 값의 두 배 이상일 것임을 나타내며, 이는 연산 증폭기 + 의 주파수를 낮춤으로써 연산 증폭기 안정성을 극.$R_O$$C_{iss}$

다음은 도움이되는 회로 회로도이지만 실제로 배선 할 수있는 테스트 픽스처의 일반적인 경우에 관심이 있습니다. 내부에서 임의의 TO-220 MOSFET을 팝하고 스코프 트레이스 또는 다른 것으로부터 효과적인 커패시턴스를 계산하십시오. 그렇게

벤치에서 MOSFET 입력 커패시턴스를 유용하게 측정 할 수있는 실용적인 방법이 있습니까?

결과 보고서

두 답변 모두 핵심 통찰력을 제공했습니다. 돌이켜 보면 직접 질문에 대한 짧은 대답은 "게이트 커패시턴스를 측정하는 방법은 무엇입니까? 게이트와 드레인 전압의 많은 다른 조합에서! ":)

이것은 저에게 큰 통찰력을 나타냅니다. MOSFET에는 단일 정전 용량 이 없습니다 . 범위를 설명하기에 알맞은 시작을하려면 적어도 두 개의 차트가 필요하며 커패시턴스가 인용 된 값 보다 클 수있는 조건이 적어도 하나는 있다고 생각 합니다.$C_{iss}$

회로와 관련하여 인용 된 값의 절반보다 작은 IRFZ24N으로 IRF530N을 전환하여 일부 개선을했습니다 . 그러나 이것이 첫 번째 불안정성을 극복 한 반면, 다음 테스트를 통해 더 높은 전류에서 완전한 진동이 나타났습니다.$C_{iss}$

필자의 결론은 연산 증폭기와 MOSFET 사이에 드라이버 스테이지를 추가해야 MOSFET 입력 커패시턴스에 매우 낮은 유효 저항을 제공하고 극을 구동하여 연산 증폭기의 0dB 주파수를 훨씬 초과하는 극을 구동한다는 것이다. 원래 포스트에서 언급되지 않은 것은 1µs 스텝 응답과 같이 꽤 괜찮은 속도가 필요하다는 것입니다. 따라서 안정성을 달성하기 위해 연산 증폭기에 무거운 손으로 보상을 적용하는 것은 실행 가능한 옵션이 아닙니다. 단순히 너무 많은 대역폭을 희생시킬 것입니다.

이 답변은 FET 측정하는 방법을 제시하지 않는 그 일에 실제 값이 없기 때문이다. 커패시턴스가 중요한 FET 매개 변수이기 때문에 제조업체는 거의 모든 상황에서 결정적인 모든 데이터 시트에 커패시턴스 데이터를 제공합니다. 커패시턴스에 대한 전체 데이터를 제공하지 않는 데이터 시트를 찾은 경우 해당 부분을 사용하지 마십시오. 데이터 시트의 데이터를 고려할 때 게이트 커패시턴스를 직접 측정하는 것은 요세미티의 사진을 찍는 것과 조금 같습니다 Ansel Adams가 그 사진을 당신에게 건네주는 동안.$C_{\text{iss}}$

어떤 가치있는 것은의 특성을 이해하는 가 무슨 뜻인지를, 그리고 그들은 회로 토폴로지에 의해 어떻게 영향을 받는다.$C_{\text{iss}}$

이미 알고있는 에 대한 사실$C_{\text{iss}}$

• = C gs + C $C_{\text{iss}}$$C_{\text{gs}}$$C_{\text{gd}}$
• 는 거의 일정한 값으로 대부분 작동 전압과 무관합니다.$C_{\text{gs}}$
• 는 Miller 효과와 관련이 없으며 밀러 효과와 관련이 없습니다.$C_{\text{gs}}$
• 는 V ds 에 반비례하고 작동 전압 범위에 걸쳐 몇 배나 쉽게 변경 될 수 있습니다.$C_{\text{gd}}$$V_{\text{ds}}$
• 는 Miller 효과의 기생 원인입니다.$C_{\text{gd}}$

단순 해 보이지만 미묘한 사실을 해석하는 것은 까다 롭고 혼란 스러울 수 있습니다.

야생 대하여 근거없는 제 - 급한 들어$C_{\text{iss}}$

의 유효 값 , 회로가 어떻게 나타나는지, 회로 토폴로지 또는 FET가 어떻게 어떻게 연결되는지에 달려 있습니다.$C_{\text{iss}}$

• FET가 소스의 임피던스로 회로에 연결되어 있지만 드레인에 임피던스가 없습니다. 즉, 드레인이 본질적으로 이상적인 전압에 연결되어 있음을 의미하므로 는 최소화됩니다. C gs 는 사실상 사라지고 그 값은 FET 트랜스 컨덕턴스 g fs 로 나뉩니다 . 이로 인해 C gd 는 C iss 의 겉보기 값을 지배하게 됩니다. 이 주장에 회의적입니까? 좋지만 나중에 사실로 표시 될 것이므로 걱정하지 마십시오.$C_{\text{iss}}$$C_{\text{gs}}$$g_{\text{fs}}$$C_{\text{gd}}$$C_{\text{iss}}$

• FET가 드레인의 임피던스와 소스의 제로 임피던스로 회로에 연결되면 가 최대화됩니다. C gs 의 전체 값이 명백해 지며 , C gd 에 g fs (및 드레인 임피던스) 가 곱해집니다 . 따라서 C gd 는 C iss를 다시 지배 할 것이지만 이번에는 드레인 회로의 임피던스 특성에 따라 엄청나게 클 수 있습니다. 안녕하세요 밀러 고원!$C_{\text{iss}}$$C_{\text{gs}}$$C_{\text{gd}}$$g_{\text{fs}}$$C_{\text{gd}}$$C_{\text{iss}}$

물론, 두 번째 주장은 하드 스위치드 FET의 가장 일반적인 사용 사례를 설명하고 Dave Tweed가 그의 답변에서 이야기하는 것입니다. 제조업체가 게이트 충전 차트를 테스트하고 평가하는 데 사용되는 회로와 함께 보편적으로 게시하는 것은 일반적인 사용 사례입니다. 결국 대한 최악의 최대 사례가 됩니다.$C_{\text{iss}}$

여기 당신을 위해 좋은 뉴스이다 정확하게 설계도를 그린 경우, 당신은 밀러 고원에 대해 걱정할 필요가 없습니다 당신은 최소한으로 첫 청구의 경우가 있기 때문에, .$C_{\text{iss}}$

일부 정량적 세부 사항

회로에서와 같이 연결된 FET에 대한 의 방정식을 도출해 봅시다 . Sze의 6 소자 모델과 같은 MOSFET 용 소 신호 AC 모델 사용 :$C_{\text{iss}}$

^{이 회로 시뮬레이션 – CircuitLab을 사용하여 작성된 회로도}

여기에서는 , C bs (대량 커패시턴스) 및 R ds (소스 누설 드레인 )에 대한 요소를 버렸습니다 . 여기서는 필요하지 않고 단지 복잡하기 때문입니다. Z g 찾기 :$C_{\text{ds}}$$C_{\text{bs}}$$R_{\text{ds}}$$Z_g$

=gfsR감지+$\frac{V_g}{I_g}$ 의 C GS R의 $\frac{g_{\text{fs}} R_{\text{sense}}+1}{s \left(C_{\text{gd}} \left(g_{\text{fs}} R_{\text{sense}}+1\right)+C_{\text{gs}}\right)}$ $\frac{\frac{s C_{\text{gs}} R_{\text{sense}}}{g_{\text{fs}} R_{\text{sense}}+1}+1}{\frac{\text{Cgs} s C_{\text{gd}} R_{\text{sense}}}{C_{\text{gd}} \left(g_{\text{fs}} R_{\text{sense}}+1\right)+C_{\text{gs}}}+1}$

이제 두 번째 소수 항은 주파수가 100MHz를 훨씬 넘을 때까지 아무 것도하지 않기 때문에 단일 단위로 취급합니다. 이것은 첫 번째 분수 항인 적분기 항을 남겨두고 이것은 용량 성 임피던스입니다. 그런 다음 유효 얻기 위해 재 배열 즉 토폴로지를 일치 :$C_{\text{iss}}$

= C gd ( g fs R 감지 + 1 ) + C $C_{\text{iss_eff}}$ 또는C$\frac{C_{\text{gd}} \left(g_{\text{fs}} R_{\text{sense}}+1\right)+C_{\text{gs}}}{g_{\text{fs}} R_{\text{sense}}+1}$$\frac{C_{\text{gs}}}{g_{\text{fs}} R_{\text{sense}}+1}+C_{\text{gd}}$

여기서 는 g fs (및 R sense ) 로 나뉘어 트랜스 컨덕턴스에 의해 가려지고 C gd 는 수정되지 않은 상태로 추가됩니다. 또한 R sense = 0이면 C iss = C gs + C gd 입니다.$C_{\text{gs}}$$g{\text{fs}}$$R_{\text{sense}}$$C_{\text{gd}}$$R_{\text{sense}}$$C_{\text{iss}}$$C_{\text{gs}}$$C_{\text{gd}}$

에서 IRF530N 용 = 25V, C GS = 900pF, C GD = 20pF 당, g FS = 20S C iss_eff = 63pF. 63pF로드와 LM358은 약으로 끝나는 35 ∘ 위상 여유 ... 진동 아니지만, 꽤 ringy.$V_{\text{ds}}$$C_{\text{gs}}$$C_{\text{gd}}$$g_{\text{fs}}$$C_{\text{iss_eff}}$$35^{\circ }$

$V_{\text{ds}}$$C_{\text{gd}}$$C_{\text{iss_eff}}$

응답을 보자. 여기서는 열린 루프와 닫힌 루프 응답을 동시에 표시하므로 Nichols 차트를 사용하겠습니다.

$V_{\text{ds}}$$35^{\circ }$

$V_{\text{ds}}$$-3^{\circ }$

$C_{\text{iss_eff}}$$75^{\circ }$

MOSFET의 게이트 커패시턴스는 많은 사람들이 알고있는 것보다 더 복잡한 주제입니다. 장치의 작동 조건에 따라 크게 달라집니다. 이것은 우리가 이야기하는 커패시턴스가 게이트 자체를 고정 된 물리적 구조 인 하나의 플레이트로 가지고 있지만 다른 "플레이트"는 근처의 소스, 드레인 및 기판 구조뿐만 아니라 전하 운반체도 흐르는 것입니다. 소스-드레인 채널에서 농도는 상당히 다양합니다.

$\frac{\Delta charge}{\Delta voltage}$

$C_{ISS}$$V_{GS}$

따라서 opamp가보고있는 부하 커패시턴스를 완전히 특성화하려면 게이트 및 드레인에 적합한 바이어스 전압을 사용하여 그림 13과 같은 방식으로 MOSFET을 테스트해야합니다.

소스를 접지하고 드레인 소스를 통해 원하는 바이어스 전압 (대용량 커패시터-1uF 세라믹 사용)에 드레인을 연결하고 배터리로 작동하는 미터 또는 LCR 브리지로 게이트 커패시턴스를 직접 측정 할 수 있습니다. Vishay 데이터 시트는 30V에서 약 0.7nF, 2V Vds에서 1nF (Ciss 용)라고 표시합니다.

C 미터가없는 경우 적절한 저항 (아마도 1K)을 통해 게이트에 상당히 작은 값 (아마도 0.5 볼트)의 구형파를 가할 수 있으며 충전 / 방전 시간을 1 / e로 관찰 할 수 있습니다. 스코프 (x10 프로브), 스코프 프로브 커패시턴스를 뺍니다.