음의 피드백을 사용하여 전압 추종자가 정상 상태에 도달하는 방법에 대한 단계별 설명

단 1 분! 나는 부정적인 피드백이 무엇을 이해하려고 노력하고 있지 않다 결국 , 또는 그것을 왜 사용해야합니다. 회로가 정상 상태에 도달하는 방법과 단계적으로 음의 피드백으로 인해 Vout이 Vin과 어떻게 동일한 지 이해하려고합니다. 이것은 다른 답변에서 적절하게 해결되지 않았습니다.

연산 증폭기의 이득이 10,000이고 공급이 15V이고 Vin이 5V라고 가정 해 봅시다.

내 이해에 따르면, 이것이 어떻게 진행되는지입니다.

1. $V_{in}$$V_{out}$
2. $V_{out}$$V_-$$V_{in}$
3. 따라서 차동 입력 전압은 이제 5V-15V = -10V입니다.
4. 그런 다음 op 앰프에 의해 -15V로 증폭됩니다 (포화 때문에)
5. $V_{in}$
6. $V_{out}$
7. 연산 증폭기가 포화 상태에 도달 할 때마다 출력이 반전되는 것처럼 보입니다.

나는 분명히 여기서 뭔가 잘못했다. 이런 식으로 출력은 5V에서 절대 안정화되지 않습니다. 실제로 어떻게 작동합니까?

탁월한 답변으로 인해 I (생각 I)는 부정적인 피드백의 작동을 이해했습니다. 내 이해에 따르면, 이것이 어떻게 진행되는지입니다.

간단하게 입력이 5V까지의 완벽한 단계라고 가정 해 봅시다 (그렇지 않으면 출력이 과도 입력을 따르므로 모든 것이 '연속적'이며 단계적으로 설명하기가 어렵습니다).

1. 처음에는 입력이 5V이고 현재 출력은 0V이며 0V는 으로 피드백됩니다.$V_{in}$
2. $(V_+ - V_-)$
3. 이 출력이 1V에 도달하는 시점을 고려해 봅시다.
4. 현재 피드백도 1V가되고 차동 전압은 4V로 떨어졌다. 이제 연산 증폭기의 '목표'전압은 40,000V가됩니다 (1,000 개의 이득 때문에 전원 공급 장치에 의해 15V로 제한됨). 따라서 V_out은 계속 빠르게 증가합니다.
5. 이 출력이 4V에 도달하는 시점을 고려해 봅시다.
6. $V_{out}$

새로운 패턴은 다음과 같습니다. 차동 입력으로 인해 V_out이 증가하여 피드백 전압이 증가하고 차동 입력이 감소하여 연산 증폭기 '목표'출력 전압이 감소합니다. 이주기는 연속적이므로 조사를 위해 더 짧은 간격으로 분할 할 수 있습니다. 아무리 해도:

7. $(V_{in} - V_- = 5V - 4.9995V = 0.0005V)$$0.0005V*10,000 = 5V$

그러나 연산 증폭기가 4.9998V에 도달하면 차동 전압은 0.0002V에 불과합니다. 따라서 연산 증폭기 출력은 2V로 감소해야합니다. 왜 이런 일이 발생하지 않습니까?

나는 그 과정을 마침내 이해했다고 믿는다.

$V_{out}$

연산 증폭기 출력이 4.9995V 미만으로 감소하면 피드백이 감소하여 차동 전압이 증가하여 연산 증폭기 출력이 다시 4.9995V로 돌아옵니다.

$V_{out}$$V_{in}$$V_{out}$$V_{in}$$V_{in}$

"Vin은 5V이므로 Vout은 50,000V 여야합니다."

왜? OpAmp는 + 입력의 값뿐만 아니라 +와-입력의 차이를 증폭시킵니다!

출력은 0V이고 입력 (+ 입력에 연결된)은 5V입니다. 당신이 한 일은 5V 스텝을 입력에 적용하는 것입니다.

이제 OpAmp가 출력의 전압을 상승시키기 시작합니다. 한 번에이 작업을 수행 할 수 없으므로 '느리게'증가합니다 (OAmp 세계에서 기술적 인 이름을 가진 느린 느린 값 (실제 OpAmp의 중요한 특성 인 슬 루율)). 5V에 도달하면 마이너스 입력으로 피드백되어 + 입력에서 5V를 보상하므로 OpAmp는 더 이상 출력 레벨을 올리려고하지 않습니다. (정확히 말하면, 차이가 5V / 10k 일 때 조금 더 일찍 발생합니다.)

타이밍 특성에 따라 출력이 5V로 느리게 안정화되거나 5V를 오버 슈트하거나 5V 아래로 떨어질 수 있습니다 (5V로 진동). 회로가 잘못 설계되면 진동이 증가하고 끝날 수 없습니다.

가장 기본적인 해석 :

다음은 의인화를 통해 주어진 연산 증폭기 회로를 이해하는 직관적 인 방법입니다. 연산 증폭기 내부의 작은 친구를 묘사하십시오. 꼬마 친구는 +와-입력 사이의 전압 차이를 나타내는 디스플레이를 가지고 있습니다. 작은 친구도 손잡이가 있습니다. 노브는 전압 레일 사이 어딘가에서 출력 전압을 조정합니다.

우리의 작은 친구의 목표는 두 전압의 차이를 0으로 만드는 것입니다. 연결 한 회로에 따라 디스플레이에 차이가없는 출력의 전압을 찾을 때까지 노브를 돌립니다.

따라서 "순차적"단계에서 :

1. 버퍼 회로의 입력은 5V입니다. 출력 노브가 초기에 0V라고 가정합니다.
2. 버퍼 구성에서 입력이 출력에 직접 연결되기 때문에 작은 친구의 디스플레이에있는 차이는 5V입니다. 그는 그것에 대해 행복하지 않습니다.
3. 작은 친구는 노브를 돌리기 시작하여 전압 출력을 증가시킵니다. 점점 더 가까워지고 있습니다.
4. 마지막으로 디스플레이에 0V가 표시되면 노브 변경을 중지합니다. 이제 출력은 5V입니다.

이상적인 연산 증폭기 내부 :

실제로 연산 증폭기 내부의 작은 친구는 아닙니다. 수학입니다! 다음은 연산 증폭기에서 구현하려는 것을 나타냅니다.

^{이 회로 시뮬레이션 – CircuitLab을 사용하여 작성된 회로도}

이것은 작은 친구가 몇 가지 한계를 가지고 달성하려는 것을 달성 할 것입니다.

• 작은 친구는 손잡이를 돌리는 방법을 알아낼 수는 있지만 그렇게 할 수는 없습니다. 출력을 늘리면 차이가 줄어들도록 연결해야합니다.
• "게인의 제비"가 실제로 무한대가 아닌 경우 작은 오류가 발생합니다.
• 회로가 안정적인지 신중하게 고려해야합니다. 이 주제 에는 약간의 내용이 있습니다.

실제 연산 증폭기 :

실제 연산 증폭기 (741)는 내부에서 다음과 같이 보입니다.

이 트랜지스터는 위의 수학적 표현을 구현합니다.

실제 연산 증폭기를 사용할 때 해결해야 할 실질적인 문제가 많이 있다는 점을 명심해야합니다. 몇 가지 예를 들면 다음과 같습니다.

• 바이어스 전류
• 소음
• 공통 모드 입력 전압
• 전류 출력
• 공급 전압
• 전력 소모
• 역동적 인 행동과 안정성

그러나 모든 연산 증폭기 회로에서 내 마음은 항상 "작은 친구"설명으로 시작하여 무슨 일이 일어나고 있는지에 대한 아이디어를 얻습니다. 그런 다음 필요한 경우 수학적 분석을 통해이를 확장합니다. 마지막으로, 필요한 경우 응용 프로그램 요구 사항을 충족시키는 데 필요한 사항에 대한 실질적인 지식을 적용합니다.

opAmp는 신중한 시간이 아닌 연속적인 시간으로 작동합니다. 이는 즉각적으로 조치가 발생하지 않으며 단계적으로 조치가 발생하지 않음을 의미합니다. 스위치를 뒤집어 + 핀에 전압을 연결하더라도 입력에는 여전히 일시적인 상승 시간이 있으며 출력은 계속 이어집니다. 이것은 일반적으로 opAmp 동작으로 설명됩니다. 향신료 모델은 바로 그 모델입니다. 이 모델은 opAmp에있는 모든 뉘앙스를 포함하지는 않습니다. opAmp의 과도 효과를 연구하려면 하나를 구입하고 오실로스코프로 살펴보십시오. 이것이 효과를 연구 할 수있는 유일한 방법입니다.

실제 환경에서는 연산 증폭기의 슬 루율이 제한되어 있습니다. 일부 종류의 연산 증폭기의 경우 슬 루율이 매우 빠를 수 있지만 결코 즉각적인 것은 아닙니다. 연산 증폭기의 "+"입력이 더 높으면 포지티브 레일에 도달하거나 "+"입력이 더 이상 "-"입력보다 높을 때까지 출력이 매우 빠르게 상승합니다. "-"입력이 더 높으면 네거티브 레일에 도달하거나 "-"입력이 더 이상 "+"입력보다 높을 때까지 출력이 매우 빠르게 떨어집니다.

연산 증폭기를 사용하는 가장 적절하게 설계된 회로에서 요구 사항을 충족하는 데 필요한 회로 동작의 측면은 상당한 범위의 출력 슬 루율에 대해 동일하게 만족되어야합니다. 예를 들어 전압 팔로워의 경우 슬 루율은 입력이 변경되는 시간과 출력이 같은 값에 도달하는 시간 사이에 짧은 지연을 추가하지만 출력이 도달 한 값에는 영향을 미치지 않습니다.

사실, 당신이 묘사 한 현상은 어두운 시대 (1970 년대)의 실제 문제였습니다. 오래된 LM310 전압 플로워 데이터 시트는 안정을 유지하기 위해 입력 10K 옴 저항을 권고 (2 페이지 하단) 애플리케이션 힌트를 포함한다.

또한 귀하의 주장은 모든 연산 증폭기 회로에 적용될 수 있으며 , 이의를 처리하려면 증폭기 주파수 응답을 고려해야합니다. 한편으로는 출력이 순간적으로 변하지 않는다고 말하면 충분합니다 (다른 응답자가 언급 한 제한 슬루 레이트 및 다른 한편으로는 내부 회로가 변경에 어떻게 반응하는지 고려해야합니다.

실제로 발생하는 일은 다른 사람들에 의해 설명되었습니다 : 출력은 두 입력 사이의 차이를 0으로 만들기 위해 응답하며 회로가 올바르게 설계되면 결국 거기에 머무를 것입니다. 그러나 주제가 복잡하다는 것을 보여주기 위해 커패시터를 출력에 접지하여 출력을 너무 느리게 하면 앰프가 진동 할 수도 있습니다.

자세한 내용을 알려 드릴 수 없어서 죄송하지만 설명을하기 전에 더 많은 배경이 필요하다는 것은 분명합니다.

큰 대답은 비 반전 (+) 및 반전 (-) 입력이 동일한 전압이되도록 opamp의 출력이 필요한 전압으로 회전한다는 것입니다. 결과적으로 + 입력이 5V로 설정되면 opamp의 레일이 발생할 수 있다고 가정하면 출력이 5V로 서보 출력이 5V가됩니다.

그러나 실제로 출력은 결코 진정되지 않으며 항상 + 입력의 전압 위와 아래로 서 보링됩니다.

opamp의 게인과 대역폭 및 외부 회로에 따라 달라지는 것은 완전히 다른 질문입니다.