보드를 더 크게 만들어서 PCB의 레이어 수를 항상 줄일 수 있습니까?

2 레이어 PCB는 프로토 타입 제작에 실제로 저렴하다는 것을 알았습니다. 4 레이어 PCB는 거의 4 배 더 비싸다. 트레이스 길이와 일치해야하는 DDR3 RAM을 사용하는 디자인이 있습니다. 그러나 비용도 줄여야합니다. 더 큰 2 층 PCB에 들어가는 것이 4 층 PCB에 비해 경제적이라는 것을 알았습니다. 트레이스 길이가 훨씬 길지만 4 대신 2 레이어 PCB를 사용하면 설계 작업으로 인해 문제가 발생합니까?

왜 4 계층 PCB가 2 계층에 비해 훨씬 비쌉니까? 2-4 레이어에서 가격 차이가 큽니까? 왜 그런지 알고 싶습니까? 대부분의 상용 디자인은 RAM이있을 때 4 개의 레이어를 사용하는 것 같습니다. 그러나 그들은 그러한 저렴한 가격으로 판매 할 수 있습니다. 대량으로 만드는 것이 실제로 도움이되지만 PCB 비용이 실제로 얼마나 내려가는가? 4 층 PCB를 4 달러로 만들기 위해 소량으로 말합니까? 100 개로 만들면 얼마나 될까요?

아, DDR을 두 계층으로 작동시키려는 공포는 :) 긴 대답은 물론 신호 무결성에 대해 배우고 정확히 무엇을하고 있는지 이해하려고 노력하는 것입니다. 나는 이것을 전에 본 것을 보았고 심지어 EMI를 통과했지만 많은 경고가있었습니다. 처음에는 단일 DDR 부품 만있었습니다. 두 번째로 컨트롤러는 넓게 이격 된 볼의 처음 두 행에있는 모든 신호로 라우팅되도록 신중하게 설계되었으므로 모든 신호가 최상층에 비아없이 DDR 부분으로 라우팅되었습니다. 그런 다음 바닥은 60 밀리미터 떨어져 있지만 GND 비행기에 사용되었습니다. 경로는 일치했지만 "매우"짧게 유지되었습니다. 마지막으로 부품은 기본적으로 DDR 부품에 의해 허용되는 최소 주파수로 가능한 느리게 작동했습니다. 아, 그리고 우리는 EMI에 대한 확산 스펙트럼 클럭을 가졌습니다.

나는 이것이 좋은 생각이 아니라고 일반적으로 말하고 싶습니다. 당신은 4 개의 레이어를 고수하고 다른 곳에서 비용을 줄여야합니다. 그렇게하려고한다면 최고 속도에 도달 할 것으로 기대하지 않으며 DIMM이나 클램 쉘과 같은 여러 부품을 라우팅하려는 경우에도 마찬가지입니다. 시도해 볼 가치조차 없다고 말하고 싶습니다.

비용은 작업을 수행하는 위치에서 얼마만큼 많은 요소에 따라 달라 지지만, 프로토 볼륨이 적은 것보다 매우 큰 볼륨에서 훨씬 작은 문제입니다. 2 계층 디자인을 디버깅하려는 데 어려움을 겪는다면 거의 가치가 없습니다. 시장 출시 시간이 길어질수록 많은 경우 4 레이어 비용만으로도 충분합니다.

당신은 100의 볼륨이 높은 것처럼 언급하지만 수천 번으로 이동하기 시작하면 전혀 아닙니다. 수십만 개가 수백 개에서 가격이 급격히 떨어집니다. 어딘가에서 해안으로 이사해도 마찬가지입니다. 예를 들어 10 레이어 보드의 10K 단위의 미국 가격은 약 $ 50이지만 내 해외 가격은 $ 25입니다. 가격은 또한 패널을 얼마나 효율적으로 사용하는지에 달려 있습니다 (PCB 하우스는 표준 시트 크기로 보드를 만듭니다). 패널 당 2 개만 장착하고 폐기물이 많은 경우 2를 주문하는 것처럼 비용이 증가합니다. 패널에 20 분의 여유 공간을 두십시오. 덧붙여서 그것은 pcb 주문을 함께 묶는 장소가 작동하는 방식입니다.

왜 더 많은 비용이 듭니까? 글쎄, 그것은 많은 광석 작업이며, 재료를 두 배로 늘리고 약간 더 정밀하거나 기술이 필요합니다. 2 개의 층은 양쪽에 FR4 구리 피복의 일부일 뿐이며, 일부 구멍을 뚫고, 마스크하고, 식각하고 후 처리한다. 4 층 보드 마스크의 경우 두 층을 에칭 한 다음 측면 마스크에 두 개의 외부 층을 더 라미네이팅하고 올바르게 정렬되도록 다시 조심스럽게 에칭 한 다음 드릴링 및 후 처리하십시오. 그것은 단지 예일 뿐이지 만 요점은 프로세스에 더 많은 단계, 더 많은 노동력, 더 많은 재료와 비용이 있다는 것입니다.

LPDDR4와 같은 것을 하나의 솔루션으로 직접 마운트하는 모바일 산업을위한 칩이 있다고 언급 할 가치가 있습니다. 그래도 적절한 전력 분배, 디커플링 및 기타 신호 라우팅을위한 4 계층 보드를 원하지만 고려해야 할 교차 각입니다.

멀티 레이어 보드를 사용하는 데는 여러 가지 이유가 있으며, DDR3와 같은 고속 설계의 경우 핀 간 연결보다 더 많은 일이 발생합니다.

고속에서는 전기 및 자기장 뒤에있는 물리학이 전력 속도 요구 사항뿐만 아니라 요소가됩니다. 더 이상 A 지점에서 B 지점으로 연결하는 경우가 아닙니다. 사용하는 경로가 영향을 미치므로 고주파수에서는이 지역이나이 그룹 근처에서 경로 신호를 보내거나 깎을 수 없기 때문에 실제로 공간을 잃을 수 있습니다 전원 공급 장치가 느리고 디지털 회로의 전류 요구를 충족시킬 수 없습니다. 핀 바로 옆에 전원 공급 장치가있을 수 있으며 디지털 회로에는 빠른 전류가 필요하기 때문에 칩이 여전히 제대로 작동하지 않을 수 있습니다. 전원 공급 장치의 정격 전류가 높을 수 있지만 전원 공급 장치의 응답 속도가 빠릅니다. 디커플링 커패시터, 벌크 커패시터 및 전체 전력 네트워크 분배가 작용하는 곳입니다. 이 모든 것은 고속에 필요하며 일부는 레이어 스택에 따라 다릅니다. 레이어 수뿐만 아니라 실제로 레이어의 수입니다.

필드를 제어하고 그 영향을 줄이면 EMI , Sheilding, 평면 간 커패시턴스, 신호 무결성 , 전력 무결성 및 라우팅 복잡성이 멀티 레이어 보드 대 2 레이어 보드를 가질 수있는 이유입니다. 아마도 2 레이어 보드로 벗어날 수도 있지만 회로 보드 (기생)를 모델링하고 고주파수 내용에 따라 모든 요구 사항이 충족되는지 확인하고 확인해야합니다.

따라서 레이어 수를 줄일 수 있습니까?

그래 넌 할수있어.

작동합니까?

예. 아뇨. 무엇보다도.

이 사이트에서 굵은 체로 된 용어를 검색해보십시오. 질문에 대답하거나 새로운 질문을 만들 수도 있습니다.

Henry Ott는 보드 설계가 달성해야하는 5 가지 EMC 관련 목표 를 제안 합니다. 그들은:

1. 신호 레이어는 항상 평면에 인접해야합니다.
2. 신호 레이어는 인접한 평면에 가까워 야합니다.
3. 전원 및 접지 평면은 서로 밀접하게 연결되어야합니다.
4. 고속 신호는 평면 사이에 위치한 매설 층에 라우팅되어야합니다. 이러한 방식으로 비행기는 방패 역할을하며 고속 흔적의 방사선을 포함 할 수 있습니다.
5. 다중 접지면은 보드의 접지 (기준면) 임피던스를 낮추고 공통 모드 방사를 줄이므로 매우 유리합니다.

Ott에 따르면, 이러한 목표를 모두 만족시킬 수있는 가장 적은 수의 레이어는 8 개 입니다. 위에서 아래로 레이어는 다음과 같습니다.

1. 컴포넌트 패드 및 저주파 신호
2. 힘
3. 바닥
4. 고주파 신호
5. 고주파 신호
6. 바닥
7. 힘
8. 저주파 신호 및 테스트 패드

따라서 최대 EMI / EMC 성능이 목표라면 보드를 크게 만드는 것이 도움이되지 않습니다. 충분한 레이어가 있어야합니다. 중간 정도의 신호 무결성 문제에도 불구하고 견고한 접지면이 좋습니다.

직접적인 토폴로지 답변은 "아니오"입니다.

2 계층 보드에서 수행 할 수있는 작업은 아무리 크더라도 단일 계층 보드 하나를 수행 할 수 없습니다. 마침표.