NAND Gates가 왜 저렴한가요?

24

나의 디지털 전자 실험실과 강의에서 우리는 NAND 게이트에서 물건을 구입할 수있는 가장 저렴한 종류의 게이트이기 때문에 시도해 보라고합니다. 왜 이런거야? OR / AND 게이트가 가장 저렴한 이유는 무엇입니까?

digital-logic

— 학장
소스

8

전제 조건이 정확하지 않습니다. NAND 게이트로 물건을 싼다는 말은 들리지 않습니다. 유익하기 때문에 그렇게하라는 지시를받습니다. NAND 게이트를 사용하여 칩에 인버터를 제작하는 사람은 없으며 인버터 만 만들었습니다. 나는 DIP 패키지가 훨씬 저렴하다는 것을 의심한다.

— endolith

@endolith 아니오 질문 뒤에 이유를 물었습니다 (무의미한 질문에 대답하는 것을 싫어함). 이것이 내가받은 이유 중 하나 였지만 생각이 떠났습니다.

— Dean

2

디지털 시스템을 설계하는 현대적인 방법은 동작 사양 (VHDL 또는 verilog)을 작성하고 합성 도구가 사용할 게이트에 대해 걱정하도록하는 것입니다.

— drxzcl

21

NAND 게이트는 1980 년대부터 너무 많이 놓여 있기 때문에 저렴합니다.

그러나 NAND 게이트는 가장 간단한 논리 게이트에 관한 것입니다. 이를 다중 입력 인버터로 생각할 수 있습니다. 전기적으로, 그것은 정확히 TTL NAND 게이트가 무엇인지입니다. 각 입력은 입력 트랜지스터에 추가 된 또 다른 이미 터입니다. 나머지 회로는 인버터 일뿐입니다. CMOS에서는 다르지만 NAND 게이트는 여전히 매우 간단합니다.

칩은 트랜지스터가 거의 필요하지 않기 때문에 크기가 작을 수 있으므로 실리콘 웨이퍼 당 많은 칩을 허용하므로 저렴합니다.

— 올린 라스 롭
소스

1

가장 작은 트랜지스터의 경우 +1 비용 원동력은 아니지만 NAND가 AND 및 OR 게이트와 같은 다른 기본 로직 칩보다 가격이 저렴한 이유는 이것입니다.

— Jim C

1

CMOS에서 NOT 게이트는 2 개의 트랜지스터 (최소 트랜지스터 비용 게이트)이며 NAND와 NOR에는 4 개의 트랜지스터가 필요합니다. 다른 게이트에는 6 개 이상의 트랜지스터가 필요합니다.

— Arturo Gurrola

1

@ Jimim : NOR가 왜 사용되지 않는지 설명하지 않습니다 (사실 경우). 그들은 가장 적은 수의 트랜지스터를 가지고 있습니다.

— Federico Russo

@romkyns 답변은 NOR이 사용되지 않는 이유를 해결 하여이 것보다 더 나은 답변을 만듭니다. 등가 전류 PMOS는 ~ NMOS 크기의 두 배이므로 CMOS NAND의 토폴로지는 CMOS NOR보다 작은 영역에 적합합니다. NAND 및 NOR CMOS 토폴로지는 여기를 참조하십시오 : iclayoutonline.com/Education/CMOSIntro/intropart4.asp

— horta

8

이것이 말할 수있는 이유 중 하나는 CMOS 회로에서 NAND 게이트가 NOR 게이트보다 작고 면적 방향이며 빠르며 AND 및 OR 게이트는 NAND /와 비슷한 크기의 명시 적 인버터 회로가 필요하기 때문입니다 도 아니다. 따라서 CMOS에서 NAND는 조금 저렴합니다.

이것은 nMOS (그렇지 않은 다른 방식)의 사실이 아니며 74x 시리즈와 같은 패키지 게이트에는 적용되지 않습니다. 면적 비용은 패키징 및 기타 오버 헤드 비용으로 완전히 제거됩니다.

참조 : Peter Robinson의 VLSI 설계 , p.14, "CMOS에서 NAND 게이트는 NOR 게이트보다 속도 및 면적 특성이 우수합니다."

참조 2 : 여기 에서 다음과 같이 설명합니다. "CMOS에서 NOR 게이트는 2 개의 pMOS를 직렬로 갖기 때문에 홀의 이동성이 좋지 않아 속도가 느려집니다."

— 로마 스타 코프
소스

1

NOR는 거꾸로 NAND입니다. 크거나 느리지 않습니다.

— Federico Russo

@FedericoRusso 내 주장을 뒷받침하는 참조를 추가했습니다. 이 답변 의 주요 요점은 NAND / NOR을 AND가 아니라 AND / OR과 비교하는 것이 었습니다.

— 로마 스타 코프

4

@FedericoRusso : 인버터가 원하는 스위칭 속도를 달성하려면 크기 1의 NMOS 트랜지스터와 크기 2의 PMOS 트랜지스터가 필요하다고 가정합니다. 동일한 속도의 2 입력 NAND 게이트는 크기 2의 2 (병렬 배선) PMOS 게이트와 크기 2 (전체 크기 8)의 2 개의 직렬 직렬 NMOS 게이트가 필요합니다. 2 입력 NOR 게이트는 크기가 4 인 직렬 배선 PMOS 게이트 2 개와 크기가 2 인 병렬 배선 NMOS 게이트 2 개 (총 크기 12)가 필요합니다.

— supercat

6

모든 논리 기능은 NAND (또는 NOR) 게이트, 완전한 시스템에서 구축 할 수 있습니다. OR 및 AND 게이트 비용은 NAND와 거의 비슷하지만 인버터도 필요합니다. 1,000 개의 NAND 게이트는 OR, AND 및 인버터의 혼합물보다 저렴합니다.

시모어 크레이 (Seymour Cray)는 그런 이유로 ECL NOR 게이트에서 자신의 크레이 슈퍼 컴퓨터를 만들었습니다.

— 레온 헬러
소스

5

아직 언급되지 않은 몇 가지 사항 :

MOS 기반 로직이 완전히 인수되기 전에 "정상"유형으로 사용되었던 TTL 로직에서 2 입력 NAND 게이트에는 4 개의 트랜지스터가 필요하며 그 중 하나에는 2 개의 이미 터가 있습니다. 2 입력 NOR 게이트에는 6 개의 트랜지스터가 필요합니다 (각 이미 터가 1 개인). 보다 일반적으로, N- 입력 NAND 게이트는 4 개의 트랜지스터를 필요로하며, 그 중 하나는 N 이미 터를 갖는다; N 입력 NOR 게이트에는 2N + 2 트랜지스터가 필요합니다.
NMOS 로직에서, NAND, NOR 또는 이들의 조합 (끝에 단일 반전 만 있음)에 관계없이 N 입력 게이트는 N 개의 트랜지스터와 하나의 저항을 필요로한다. NMOS에서 NOR 게이트는 NAND 게이트보다 약간 빠릅니다.
CMOS 논리에서, NAND, NOR 또는 이들의 조합 (끝 부분에 단일 반전 만 있음)에 관계없이 N 입력 게이트는 일반적으로 N PMOS 트랜지스터 및 N NMOS 트랜지스터를 필요로한다. NAND 게이트는 NOR 게이트보다 "높은"을 출력하는 데 약간 빠르며, 입력 수가 증가함에 따라 그 차이가 더욱 두드러집니다. 그러나 NOR 게이트는 NAND 게이트보다 "낮음"을 출력하는 데 약간 빠릅니다. CMOS 기술은 모두 동일하고 낮은 신호보다 높은 신호를 출력하는 데 약간 느리기 때문에 NAND 게이트는 다소 "균형적인"출력 시간을 가질 수 있습니다.
대부분의 CPLD 설계에서 기본 로직 블록은 출력이 많은 입력 NAND 게이트를 구동하는 많은 입력 NAND 게이트 (입력이 연결되거나 연결 해제 될 수 있음)로 구성됩니다. 문서는 일반적으로 많은 "AND"가 많은 "OR"를 구동하는 것을 보여 주지만, NAND를 구동하는 NAND는 AND를 구동하는 AND와 동일한 동작을 산출하지만 NAND 게이트는 출력이 반전 된 AND이지만 입력이 반전 된 OR과 동일하게 동작합니다. Son은 AND와 OR을 가져 와서 AND의 출력과 OR의 입력을 반전시킵니다 (두 개의 반전이 취소되므로 할 수 있음). 하나는 NAND를 구동하는 NAND와 함께 남아 있습니다.

3 상태 로직이나 최적의 속도를 원하지 않는 로직 설계는 NAND 게이트로 완전히 구현할 수 있습니다. 낸드 게이트가 항상 가장 실용적인 방법이라고 제안하는 것은 아닙니다. 예를 들어 배타적 게이트는 4 개의 2 입력 NAND 게이트를 만들어 CMOS에서 총 16 개의 트랜지스터를 나타냅니다. 그러나 트랜지스터에서 CMOS 배타적 논리합 게이트를 직접 구축하는 경우 작업은 8 개로 완료 될 수 있습니다.

— 슈퍼 캣
소스

2

나는 자연적인 반전이 있다는 것을 기억하는 것 같습니다. 따라서 AND 게이트에는 추가 인버터가 필요하지만 NAND는 필요하지 않습니다. 아니면 내가 틀릴 수도 ...

— old_timer
소스

추가적인 반전이 있지만 끝에 하나의 반전으로 "and"및 "or"게이트의 조합을 만들 수 있습니다. 예를 들어, 6 개의 P- 채널 FET를 사용하여 단일 반전으로 not ((A 및 B) 또는 (B 및 C) 또는 (A 및 C)를 계산하기 위해 CMOS 게이트를 구축 할 수 있습니다 (출력 "true 생성" ") 및 6 개의 N 채널 FET (출력"false "생성). 실제로, 결과 회로의 분석이 더 어려울지라도 5 개의 트랜지스터로 작업을 수행 할 수 있습니다.

— supercat

-2

NAND 게이트는 단순 할뿐 아니라 다른 모든 게이트 대신 사용할 수 있으므로 회사가 대량 구매할 때는 모든 용도로 사용할 수 있기 때문에 NAND 게이트 만 구매합니다. 이는 저장 공간을 절약하고 대량으로 저렴합니다. 따라서 생산자는 추세를 따릅니다. 수요가 많을수록 가격을 낮추어 미래 수익을 높일 수 있습니다.

— 리차드
소스

5

이전 답변에서 아직 언급하지 않은 내용은 추가하지 않습니다.

— 광자