이것은 이전에 요청 된 주제에 대해 좋은 일반적인 질문과 답변을 작성하려는 시도이지만 특정 상황에서만 가능합니다.
지정된 "차동 임피던스"를 갖는 차동 신호 쌍용 PCB 보드를 배치하기 전에 알아야 할 사항을 설명해 주시겠습니까?
차동 쌍은 USB, MIPI, RS-422, RS-485, PCI Express, DisplayPort, LVDS, HDMI 등을 포함한 다양한 고속 직렬 버스에 사용됩니다.
"차동 임피던스"의 정의는 무엇입니까? PCB 보드에서 케이블의 차동 쌍에 대해 수행되는 것처럼 와이어를 꼬거나 교체해야합니까? 각 길이의 임피던스가 "미분 임피던스"의 절반에 해당하는 트레이스와 일치합니까, 아니면 더 복잡합니까? 최대 신호 주파수를 고려할 때 길이가 얼마나 일치해야합니까?
도움이 될만한 참고 자료 :
답변:
이 질문에 간단히 대답하려고 노력하지만 이러한 유형의 질문에 대한 훌륭한 리소스는 Eric Bogatin의 신호 및 전력 무결성-단순화 입니다.
수백 피코 초 범위의 신호 에지 속도를 갖는 여러 고속 프로토콜을 나열하고 설명했습니다. 이것이 의미하는 것은 단지 몇 인치의 흔적조차도 전기적으로 긴 것으로 간주 될 수 있으며 , 이러한 전송 채널은 전송 라인 으로 라우팅되어야한다는 것 입니다.
매우 넣어 매우 고속 드라이버 공지 임피던스 (a SerDes를의 입력 / 출력에 직렬 송수신기)를 전송 선로를 제시 간략 데이터의 전송이 성공적인 통신을 방해 할 수 deletrious 신호 반사없이 해당 광고를 건너 수있다. 이것은 ISI (Intersymbol Interference), 크로스 토크, UI (unit interval)를 사용할 수없는 추가 지터 및 기타 여러 가지 효과로 나타날 수 있습니다. 이러한 프로토콜 (PCIe와 같은) 중 일부는 저렴한 FR-4의 기존 구리보다 8GT / s를 초과하여 추진하고 있습니다. 이를 위해 설계자는 데이터 전송을위한 고품질 채널을 제공하기 위해 최선을 다해야합니다.
주어진 프로토콜 (또는 사양)은 일반적으로 원하는 특성 임피던스를 나열합니다 . 예를 들어, 인텔은 Xeon 플랫폼에 대한 PCI Express 트레이스가 "100 옴 차동 쌍"으로 라우팅되도록 요청할 수 있습니다. 이는 데이터 전송을 위해 100ohm 특성 임피던스 전송 라인을 기대할 수 있도록 PCI Express 트랜시버를 검증하고 설계했음을 의미합니다. USB는 일반적으로 90 옴, RS-422는 120 옴, 이더넷은 100 옴입니다. 나는이 포스트에서 단일 종단 전송 라인 구조에 들어 가지 않을 것이지만, 아래 주석에서 언급 한 바와 같이 대략적인 첫 번째 순서로, 구조의 각 '반쪽'을 쌍 임피던스의 절반으로 간주 할 수 있습니다.
이제 기존 FR-4 PCB에서 전송 라인 구조를 만들려면 (이 물건을 저렴하게 유지하기 위해) 몇 가지 옵션이 있습니다. 차동 트레이스에는 여러 가지 옵션이 있습니다. 의 당신의 흔적은 상단 또는 하단 레이어에 있다고 가정 해 봅시다 - 옵션 한 것은 가장자리 결합 마이크로 . 솔더 마스크가 이상 (내가 가지고있는 사진은 '코팅', 기술적으로 , 가장자리 결합 코팅 및 에지 결합있다 상단 / 하단 레이어 옵션의 표면-실제로 고주파 RF 작업의 경우 솔더 마스크의 존재가 문제가 될 수 있습니다).
아래의 리턴 평면까지의 거리, 두 라인 사이의 간격 및 각 라인의 너비를 기반으로 PCB 팹은 타겟 임피던스를 나타내는 구조를 제공 할 수 있습니다.
이제 내부 레이어에 있다고 가정 해 봅시다. 여기에 사용 된 구조는 일반적으로 에지 결합 임베디드 마이크로 스트립입니다 .
첫 번째 것과 유사하게 가장 가까운 기준면까지의 거리를 고려합니다. 많은 설계자들이 방사 층 방출을 줄이기 위해 구리 평면의 '자유'차폐로부터 이익을 얻기 위해 내부 층에 고속 쌍을 매립하는 것을 선호합니다. 에지 커플 링 오프셋 스트립 라인 은 두 개의 평면 레이어 사이에 신호 레이어가 샌드위치 된 경우에 사용됩니다.
이러한 차동 구조를 얻으 려면 PCB 제조 업체에 연락하여 원하는 차동 임피던스를 알려주십시오. 이것은 PCB 스택 업 설계 프로세스의 일부입니다 . 제조 집 코어에 대한 (어 값을 다른이) 그들이 사용하는 실제 자료를 실행하고 재료 레그 사전 및 설계 도구에 따라 형상의 세트로 당신에게 돌아올, 예를 들어, ( 없는 실수) "0.2mm의 100 Ohm 임피던스 +/- 10 % "의 레이어 1 및 8에 0.15mm 간격의 두꺼운 트레이스" 그런 다음이 값을 Altium에 입력하면 쌍을 라우팅 할 때 해당 지오메트리를 따르는 차이로 호출했는지 지능적으로 확인할 수 있습니다.
설계 상, 상점에서 PCB를 제조하고 설계된 스택 업을 보내면 이러한 트레이스에 원하는 특성 임피던스가 생깁니다. 전송 라인의 복제 구조가 생성 된 어레이의 외부에서 일반적으로 PCB의 일부인 임피던스 쿠폰을 요청해야 하며 TDR (시간 도메인 반사 계)을 사용하여 실제 임피던스 구성. 일반적인 공차는 약 10 % 입니다.
길이 일치 는 차동 임피던스에 영향을 미치지 않으며 프로토콜마다 다릅니다. 페어 내 스큐 (P-N) 및 페어 내 / 레 인간 스큐 (즉, PCIe Tx Lane 0에서 1까지) 스큐가 있으며, 후자는 일반적으로 전자보다 불일치에 더 잘 견딘다. 이것은 일반적으로 끝 부분 근처에서 분석하여 쌍의 구성원이 제조업체 사양을 충족하도록 구불 구불 한 또는 뱀 모양의 라우팅을 추가합니다. 원시 순 길이를 Excel로 덤프 한 다음 조건부 서식을 지정하여 조건을 충족시키는 방법을 알려주는 조건부 서식을 사용합니다 (약간 수정 됨-일부는 일치하지 않는 모듈이있는 보드입니다. 일치하지 않는 캐리어 PCB) :
다음은 공급 업체의 권장 사항에 따라 100 옴 차동 쌍에 대한 Altium 설정의 예입니다.
다음은 특정 순서로 도움이 될 수있는 다른 팁입니다.
따라서 차동 트레이스 라우팅을 암시하는 프로토콜 / 요구 사항으로 다음 PCB 프로젝트를 시작하기 전에 :
차동 임피던스는 쌍의 양쪽 사이의 커플 링에 의해 영향을받습니다. 일반적으로 PCB 차동 쌍은 특정 PCB 레이어 구성 내에서 특정 간격으로 나란히 병렬 라우팅됩니다. 두 측면 사이에 커플 링이 없으면 (충분히 멀리 떨어져있는 경우) 차동 임피던스는 그 자체로 양쪽의 단일 종단 특성 임피던스의 정확히 두 배입니다. 양측이 더 밀접하게 결합함에 따라 차동 임피던스는이 경우와 더 많이 다릅니다. 이 블로그에서 몇 가지 기본 정보를 얻을 수 있습니다 : https://blog.zuken.com/routing-pcb-differential-pairs/