업데이트 : 다음 질문 은 결과 PCB 레이아웃을 보여줍니다.
나는 첫 번째 보드를 uC로 배치하고 있습니다 (내장 시스템 사용 및 프로그래밍에 대한 합리적인 경험이 있지만 PCB 레이아웃을 수행하는 것은 이번이 처음입니다), STM32F103, 이것은 SPI의 내부 DAC와 SPI를 통한 일부 외부 DAC를 모두 사용하는 혼합 신호 보드이며 접지에 대해 약간 혼란 스럽습니다.
이 질문에 대한 답변 :
정확히 한 지점에서 글로벌 접지에 연결된 uC의 로컬 접지면과 같은 지점 근처의 글로벌 전원에 연결된 로컬 전 원망이 있어야 함을 분명히 밝힙니다. 이것이 내가하는 일입니다. 내 4 레이어 스택은 다음과 같습니다.
- 로컬 GND 평면 + 신호, uC, 100nF 디커플링 캡 및 크리스탈
- 비아를 제외하고 글로벌 GND. Henry Ott 와 같은 소스에 따르면 디지털 및 아날로그 섹션이 물리적으로 분리되어 접지면이 분리되지 않습니다.
- 전원, IC 아래 3.3V 평면, 3.3V 외부 DAC에 대한 두꺼운 트레이스 , 아날로그 섹션에 볼트 를 분배하기위한 더 두꺼운 트레이스 .
- 신호 + 1uF 디커플링 캡
보드에서 더 멀리 아날로그 컴포넌트와 신호는 상단과 하단 레이어에 있습니다.
따라서 질문 :
- uC에서 글로벌 접지를 끊어야합니까, 아니면 로컬 접지 아래에 전체 접지면을 갖는 것이 좋습니까?
- 파워 플레인 : uC에서만 파워 플레인을 사용하고 비아를 사용하여 디커플링 캡에 전원을 공급하고 따라서 다른 레이어를 사용할 수 없기 때문에 최상위 레이어의 uC를 사용하려고합니다. 외부 DAC는 별 모양으로 배포되어야하므로 별도의 트랙이 있으며 나머지 보드는 입니다. 괜찮습니까?
- 저는 uC의 ADC와 DAC를 모두 사용하고 보드의 아날로그 섹션에서 기준 전압을 생성합니다.이 전압은 전원 평면의 트랙으로 uC의 Vref + 핀으로 가져옵니다. Vref- 핀을 어디에 연결해야합니까 : 로컬 접지, 글로벌 접지, 또는 접지면이 조용한 곳에 아날로그 섹션의 글로벌 접지에 연결하는 전원 플레인에서 별도의 트랙을 만들어야합니까? 어쩌면 기준 전압이 생성되는 곳 근처에 있습니까? STM32에서 Vref-는 아날로그 접지 VSSA 핀과 다릅니다 (로컬 GND 평면으로갑니다).
디자인에 대한 다른 의견은 물론 환영합니다!