16 비트 DAC를 생성하기 위해 2 개의 8 비트 DAC를 결합 할 수 있습니까? 16 비트 워드의 1 바이트를 각각에 전송해야합니다.

두 개의 DAC의 경우, 하나는 D0-D7로 전송되고 다른 하나는 D8-D15로 전송되며, 전원 공급 장치는 5V이며, 두 번째 DAC의 출력에 5V가 추가되고 두 ​​개의 DAC 출력이 합산되면 16 비트 DAC가 발생합니다 두 개의 8 비트 DAC로 구성됩니다.

유일한 문제는 두 번째 DAC에 0x00 입력이있는 경우 5V 추가를 취소 해야하는 방법입니다. 합산은 합산 증폭기로 수행 할 수 있습니다. 이 회로는 최대 10kHz까지만 작동하면됩니다.

이 아이디어에 근본적으로 문제가 있습니까?

가능하지만 제대로 작동하지 않습니다.

첫째, 두 출력을 하나의 스케일로 정확히 1/256으로 확장하는 문제가 있습니다. (1/256 씩 감쇠 시키든지, 다른 256 개 증폭 시키든지, 예를 들어 * 16 및 / 16과 같은 다른 배열은 중요하지 않습니다).

그러나 가장 큰 문제는 8 비트 DAC가 8 비트보다 나은 것으로 정확할 수 있다는 것입니다. 1 / 4NSB의 "DNL"사양과 1 / 2LSB의 "INL"사양을 가질 수 있습니다. 이는 "차동"및 "통합"비선형 성 사양이며 인접 코드 간의 각 단계가 실제로 얼마나 큰지를 측정 한 것입니다. (DNL은 두 개의 인접한 코드 사이, DAC의 전체 범위에서 두 코드 사이의 INL을 보장합니다).

이상적으로, 각 단계는 정확히 전체 스케일 값의 1/256입니다. 그러나 1 / 4LSB DNL 사양은 인접 단계가 25 % 이상 이상과 다를 수 있음을 나타냅니다. 이는 일반적으로 DAC에서 허용되는 동작입니다.

문제는 MSB DAC의 0.25 LSB 오류가 LSB DAC의 64 LSB 오류 (전체 범위의 1/4)에 기여한다는 것입니다!

다시 말해, 16 비트 DAC는 10 비트 DAC의 선형성과 왜곡을 가지므로 16 비트 DAC의 대부분의 응용에서는 용납 할 수 없습니다.

이제 16 비트 정확도 (INL 및 DNL이 1/256 LSB보다 우수함)를 보장하는 8 비트 DAC를 찾을 수 있다면 다음과 같이 진행하십시오. 그러나 경제적이지 않기 때문에 시작하는 유일한 방법은 16 비트 DAC와 함께!

또 다른 대답은 "소프트웨어 보상"을 제안합니다. MSB DAC의 정확한 오류를 매핑하고 LSB DAC에 역 오류를 추가하여이를 보상합니다. 16 비트 DAC가 비싸던 시절 오디오 엔지니어가 오랫동안 고민했던 것입니다. ..

요컨대, 어느 정도 작동하도록 만들 수 있지만 8 비트 DAC가 온도 나 나이에 따라 표류하는 경우 (아마도 안정적으로 설계되지 않은 경우) 보상은 더 이상 가치가있을만큼 충분히 정확하지 않습니다. 복잡성과 비용.

8 비트 DAC는 다른 값을 출력 할 수 있습니다 .$2^8= 256$

16 비트 DAC는 다른 값을 출력 할 수 있습니다 .$2^{16} = 65536$

그것이 어떻게 곱해 지는지, 그것이 추가가 아니라는 것을 주목하십시오 (두 개의 8 비트 DAC의 출력을 합할 때 일어날 수 있습니다).

두 개의 8 비트 DAC를 가져 와서 출력을 합하면 가능한 값은 무엇입니까?

답 : 0, 1, 2, ..., 256, 257, 258, .... 511, 512 그리고 그게 다입니다!

16 비트 DAC는 0,1,2 ..., 65535, 65536을 수행 할 수 있습니다.

이론적으로는 가능하지만 8 비트 DAC 중 하나 의 출력 에 정확히 256 을 곱하고 LSB 비트를 1x DAC에, MSB 비트를 256x DAC에 연결해야합니다. 그러나 정확성과 선형성이 떨어지는 경우 놀라지 마십시오!

이 기술은 "내부"DAC의 풀 스케일 전압이 외부 DAC의 스텝 크기보다 큰 경우 다른 출력 코드에 의해 생성 된 출력 전압을 정확하게 (빠르게는 아니지만) 측정하고 적용 할 수있는 수단을 가지고 있습니다 소프트웨어에서 적합한 선형성 조정. 내부 DAC의 풀 스케일 전압이 외부 DAC의 두 전압 사이에서 최악의 단계 크기보다 작을 수있는 경우 (단계가 거의 완벽하게 균일하지 않다는 점을 염두에두고) 어떤 전압으로는 얻을 수없는 전압이있을 수 있습니다 내부 및 외부 DAC 값의 조합. 그러나 범위가 겹치는 것을 보장하면 소프트웨어 선형성 보정을 사용하면 좋은 결과를 얻을 수 있습니다.

기존 Cypress PSOC 칩 설계 인 BTW (새로운 칩에 대해서는 잘 모르겠습니다)는 서로에 대해 확장 된 두 개의 6 비트 DAC를 사용하여 9 비트 DAC를 에뮬레이션합니다. 소프트웨어 선형성 보정을 사용하지 않지만 6 비트 DAC에 3 비트의 정밀도 만 추가하려고합니다. 소프트웨어 보상을 사용하지 않고 모든 종류의 DAC에 3-4 비트 이상의 정밀도를 추가하려고 시도하는 것은 그다지 효과가 없을 것입니다.

21 년 전 불쌍한 대학생 (8 비트 DAC 만 감당할 수 있음) 일 때이 기술을 사용하여 두 개의 8 비트 DAC를 더 높은 비트 DAC로 결합했습니다. 의 적분 비선형 (INL) 및 차동 비선형 성 (DNL). 가장 중요한 바이트 DAC의 DNL이이 경우 킬러입니다. INL이 있으면 출력이 왜곡되지만 여전히 매끄 럽습니다. DNL은 한 DAC 단계에서 다음 DAC 단계로 크기를 지시하며, 충분히 다양하면 8 비트 경계를 넘을 때 불연속 또는 반전이 표시됩니다. 예를 들어 MSB DAC가 0x07 <-> 0x08의 경우 LSB DAC의 이상적인 256 카운트가 아니라 384 카운트 또는 128 카운트 (자체 중요 비트의 ± 1 / 2)만큼 변경 될 수 있습니다. 좋은 DAC는 1/2 LSB DNL만을 가질 것이고, 평범한 DAC는 DNL을 더 나쁘게 할 것이지만, 해상도가 높아질수록 8 비트 DAC에서 1/2 LSB DNL을 찾는 것은 쉽지만 16 비트 DAC에서

필자의 경우 유효 해상도가 12 또는 13 비트인지 기억하지 못하고 전위차계를 사용하여 수동으로 2 단계 게인을 조정해야했습니다.

나는 동적 범위를 증가시키기 위해 실제로 HPLC UV Detector에서 이것을 보았습니다. DAC 중 하나에 필요한 금액이 적용됩니다. 첫 번째 DAC 핸들이 0 ~ 10V이고 두 번째 핸들이 10 ~ 20V라고 가정하십시오.

가능하며 이전에 수행되었습니다. EDN.com http://www.edn.com/design/analog/4329365/Combine-two-8-bit-outputs-to-make-one-16-bit-DAC 에서이 우수한 구현을 참조하십시오

다른 방법이 있습니다. 8 비트 DAC 하나만 사용하십시오. 최대 10Hz의 Hz 만 작동하면되므로 DAC (최대 100kHz까지 가능)를 하나만 사용하여 변조기로 사용할 수 있다고 언급했습니다. 기본 아이디어는 각 사이클마다 LSB가 추가되는 8 비트 누산기에서 256 비트의 MSB 값과 1 비트 오버 플로우 / 캐리어 플래그를 출력하는 것입니다. LSB의 추가 '변조 비트'로 인해 최대 MSB로 254를 얻지 만 범위를 크게 줄이지 않습니다.

예 : 30kHz에서 사이클을 실행하면 256 사이클이 117Hz에서 반복되므로 50Hz 저역 통과 필터를 출력에 배치하여 필요한 속도까지 작동 할 수있는 매우 부드럽고 정확한 신호를 얻을 수 있습니다.

이 방법의 정확성은 비트 단계의 크기에 따라 크게 달라 지지만 다른 방법으로는 그다지 중요하지 않습니다. 과거에 기준 전압 생성에 사용했으며 놀랍게도 잘 작동합니다.