연산 증폭기 인버터와 버퍼. 왜?

회로도에서 나는이 하위 회로를 발견했다는 것을 이해하려고 노력했습니다.

버퍼 바로 뒤에 오는 연산 증폭기 인버터입니다. VIN은 마이크로 컨트롤러의 DAC에서 제공되며이 회로는 음의 VIN 인 VOUT을 생성합니다. op-amp는 양극 및 음극 레일에 의해 공급됩니다 (여기에는 표시되지 않음). 여태까지는 그런대로 잘됐다.

그러나이 회로에서 OA2를 사용하는 이유를 완전히 알지 못합니다. 내가 볼 수있는 유일한 이유는 다음과 같습니다. 버퍼 (OA2)가 없으면 VOUT에서 갑작스런 부하가 op-amp OA1 피드백이 조정될 때까지 (약 1µs) VIN에서 전류를 끌어옵니다. 버퍼 (OA2)에서는 더 이상 그렇지 않습니다. 내가 이걸 얻었 니? 아니면 뭔가 빠졌습니까?

네 말이 맞아 대부분의 경우 이것은 어리 석고 오프셋 전압을 추가하고 다른 부품을 사용합니다. 이것은 아마도 누군가의 무릎 저크 반응 일뿐 아니라 너무 열심히 생각하지 않고 "항상 신호를 버퍼링"이라는 규칙을 맹목적으로 따르는 것입니다. 모든 회로도가 좋은 디자인의 결과는 아닙니다.

두 번째 버퍼 전용 opamp에는 몇 가지 미묘한 장점이 있습니다.

1. R2를 통한 피드백 전류는 OA1의 총 출력 전류 용량에 사용됩니다. OA2는 출력을 구동하는 데 사용할 수있는 모든 현재 기능이 있습니다.

   이 경우 R2가 10kΩ 인 경우 피드백 전류가 대부분의 opamp 기능에 비해 너무 작기 때문에 이는 약한 논증입니다. R2가 이전보다 훨씬 낮았 기 때문에 이와 같은 회로가 발생하고 R2를 증가시킨 설계 변경 후에 두 번째 opamp가 제거되지 않은 경우가 있습니다.

2. OA2는 입력 신호가 출력 신호를 남용하지 않도록 보호합니다. Vin은 OA1이 폐 루프 작동에서 작동하는 한 R1의 고정 임피던스를 봅니다. OA1이 원하는 전압으로 구동 할 수 없도록 Vout을로드하는 경우 OA1의 음의 입력은 더 이상 0V가 아니며 Vin이 구동하는 Thevenin에 해당하는 값이 변경됩니다.

   이 회로에서 OA2의 출력은 OA1의 출력에 영향을주지 않고 남용 될 수 있으며, 이는 Vin에 영향을 미치지 않을 수 있습니다. 내가 "아마도"라고 말하는 이유는 일부 opamp가 입력 사이에 연속 다이오드를 가지고 있기 때문입니다. 나는 당신의 opamp를 찾지 않았으므로 여기에 해당되는지 모르겠습니다. 그렇다면 Vout 남용은 OA2의 양의 입력으로 돌아가고 Vin으로 돌아갑니다.

   원하는 전압으로 구동 할 수없는 지점으로 opamp 출력을로드하는 것이 일반적으로 opamp를 사양에서 벗어나기 때문에 이것은 다시 약한 주장입니다.

전달 함수에 두 개의 극이 있기 때문에 다소 느리게 만드는 것을 제외하고는 성능에 큰 영향을 미치지 않습니다.

디자이너는 듀얼에서 하나의 op-amp 만 필요하고 나머지 앰프와 문제가되지 않도록하기 위해 선의의 무언가를 선택했습니다. 이는 LM324 쿼드 및 LM358 듀얼 앰프의 일반적인 상황입니다.

단일 증폭기가있는 LM358과 동등한 저렴한 비용은 없습니다. 다른 부품은 더 비싸거나 어떤 방식으로 (예 : 최대 공급 전압이 낮음) 제한 될 수 있으므로 LM358이 충분하면 그것을 사용하고 두 번째 증폭기를 낭비 할 수 있습니다.

"버퍼"는 이름에서 알 수 있듯이 출력을 "버퍼"하는 것입니다.

OA1은 피드백 네트워크의 일부이므로 일부 출력이 이미 사용됩니다 (R2 및 R1을 통해 손실 됨). 이는 OA1의 구동 능력이 낮음을 의미합니다. 따라서 OA1을 회로의 다른 부분에 연결하면 의도하지 않은 일이 발생할 수 있습니다. OA2는 단순히 OA1의 출력을 "따르거나"버퍼링하며, 출력로드가 0이므로 전체 드라이브 기능이 있습니다. 이 "버퍼링"은 일반적으로 보여지고 사용되며 회로의 작동을보다 강력하고 신뢰할 수있게합니다.

또한 버퍼는 지연 측면에서 중요합니다. 디지털 및 아날로그 회로 설계에서 고속 신호는 회로 요소에 의해 크게 지연 될 수 있습니다. 때로는 지연을 도입하는 것을 제외하고는 목적이없는 것처럼 보이는 여러 개의 버퍼가 사용되기도합니다. 이것은 일반적으로 시간 영역에서 두 신호가 "다시 만나기"위해 수행됩니다.

전원이 켜지면 다른 포스터가 언급 한 것처럼 거의 차이가 없습니다.

그러나 전원이 꺼지면 두 번째 변형에서 출력이 다시 입력으로 블리드 될 가능성이 낮아지고 입력로드가 출력 연결과 무관하게됩니다. 일부 응용 프로그램 (오디오?)의 경우 바람직한 속성 일 수 있습니다. 이것이 사실인지 여부는 해당 opamp의 내부 회로에 달려 있습니다. 특정 유형이 제공되므로 실제로 디자인의 일부일 수 있습니다.

당신이 그린 회로도에서 다른 사람들이 대답 했듯이이 레이아웃의 이점은별로 없습니다.

그러나 두 개의 서로 다른 모델 연산 증폭기가 있고 저항 값이 다른 경우 이러한 레이아웃을 사용해야하는 이유가있을 수 있습니다. 비슷한 회로를 만들어 상대적으로 높은 주파수 신호를 증폭 한 다음 출력을 50ohm 부하로 구동했습니다. 이 두 기능에는 특성이 다른 연산 증폭기가 필요합니다. 첫 번째 연산 증폭기의 경우 고주파수에서 이득 손실없이 고주파수를 증폭 할 수 있도록 더 높은 대역폭을 가져야합니다. 두 번째 연산 증폭기의 경우 최대 출력 전압에서 50ohm 부하를 구동 할 수 있으려면 정격 출력 전류가 더 높아야하지만 이득이 1 인 높은 대역폭은 필요하지 않았다.