차폐는 어떻게해야합니까?

나는 방패로 민감한 회로를 보호하고 싶습니다. 나는 그림이 없지만 기본적으로 최상위 레이어에 1mm 두께의지면 사각형을 모으고이지면 추적에 닿을 수 있도록 쉴드를 위에 놓습니다.

우려가 있습니다.

1. 이 작업을 수행하여 접지 루프를 생성하고 있습니까?
2. 실드를 사용하지 않으면 노이즈를 발생시키는 안테나를 만들고 있습니까?
3. 이 유형의 방패에 권장되는 방법은 무엇입니까?

실제로, 나는 단일 지점에서 쉴드를 연결하는 것을 좋아하지만, 더 많은 경험을 가진 하드웨어 담당자는 완전한 직사각형지면을 노출시키고 쉴드가 모든 지점에서지면에 닿을 수 있다고 주장합니다.

최신 정보

다음은 매우 기초적인 표현입니다.

업데이트 2

잡음은 앰프의 출력 (트랜스 임피던스)에 있습니다. 300,000 증폭의 경우 약 3-5mV입니다. (저는 첫 번째 레이아웃에서 실수를 저질렀으며 더 나은 보드를 만들고 있으며 목표는 첫 번째 단계 노이즈를 1mV 미만으로 줄이는 것입니다.)

배터리에서 에너지를 얻는 두 개의 LDO 가 있습니다. 둘 다 높은 PSRR 입니다. 이 보드는 S / G / S / G / P / S 스택 형 6 층 보드입니다. 이것은 약간 특이한 스택이지만 이러한 근거 사이에 민감한 신호를 숨 깁니다. 이 보드는 6 계층 일 필요는 없지만 나중에 다른 혼잡 한 보드의 일부가되어 6 개의 계층이됩니다.

노이즈 소스가 풍부합니다 :

• 전원 공급 장치 : 우수한 LDO, 필터링 ( pi 필터 ), 바이 패스 커패시터 등으로 이를 완화합니다 . 지금까지 최악의 경우 전원에서 1-2mV 리플이 나타납니다. 이것은 내 장비 일 수도 있습니다. (저는 장비가 좋지 않고 앰프에 50 + dB PSRR이 있으므로 출력에 미치는 영향이 최소화됩니다.)

• $3\ nV/\sqrt{Hz}$

• 포토 다이오드 : 나는 큰 포토 다이오드를 사용하는데, 이것은 피할 수없는 잡음을 포착합니다.

• 다른 전자기 소스 : 우리는 보드가 매우 민감한 것을 보았고, 다양한 상황에서 잡음이 증가합니다. 또한 일부 소스의 레퍼런스 회로도는 외부 노이즈 소스 감소를 차폐하는 것이 좋습니다. 따라서이 차폐 옵션을 사용하여 다음 보드를 테스트합니다.

업데이트 3

• 10K와 C1이 없어도 3-5mV가 존재합니다. 본질적으로 opamp에 입력이 없습니다. 이것은 내 레이아웃이 완벽하지 않다고 생각합니다.

다음은 증폭기의 기본 회로도입니다. 필요하다고 생각되면 더 추가 할 수 있습니다.

다음 규칙이 준수되었습니다.

• 여러 개의 비아 를 통해 연결된 두 개의 접지 층을 완성하십시오 .
• 3.3V 공급 장치 (Opamps의 공급 장치)는 2.2µF 탄탈륨 커패시터 및 파이 네트워크 (100kHz 롤오버)를 통해 포토 다이오드에 공급하기 전에 (즉, 10K 저항 전에) 필터링됩니다. 또한 10K에 가까운 1/100/10 nF 커패시터가 있습니다. (나는 그것이 좋은 생각인지 확실하지 않지만 안전하는 것이 좋습니다.)
• C1은 DC (AC 결합 아키텍처)를 차단하며 AC 만 증폭합니다.
• Opamp는 공급 및 바이어스 핀에서 1/100/10 nF를 갖습니다 (바이어는 두 번째 LDO에 의해 제공됨).
• 피드백 커패시터 및 저항은 가능한 한 opamp에 가깝게 배치됩니다.
• 포토 다이오드와 opamp 사이의 모든 신호 추적이 최소화됩니다. 우리는 <2cm 최악의 경우를 이야기하고 있습니다.
• 모든 중요하다고 간주되는 신호는 두 개의 접지 레이어 사이에 배치됩니다.

우리가 차폐를 생각하는 이유를 설명하는 또 다른 관찰 : 저항을 함수 발생기에 연결하고 켭니다. 이것은 악어 케이블 (기본적으로 루프 안테나)을 통해 우리가 선택한 주파수에서 방출한다는 것을 알 수 있습니다. opamp의 출력이 이것을 훌륭하게 포착하고 증폭시키는 것을 볼 수 있습니다. 따라서 외부 소스가 등장하기 때문에 전체 토론이 매우 명확합니다.

방패를 사용하고 싶은 사람이 처음 들리면 방패가 무능한 사람의 첫 피난처라고 말하면서 시작합니다. 쉴드에 대한 합법적 인 사용이 있기 때문에 완전히 공평하지는 않지만 실제로는 RF 방출 또는 감수성 및 궁극적으로 혼란을 초래하는 나쁜 접지에 관한 실제 토론의 분위기를 조성합니다.

방패는 관할의 마지막 피난처가되어야합니다. 쉴드는 또한 명백한 비용 문제를 넘어서도 심각한 단점을 가지고 있습니다. 무능한 사람은 만약 당신이 전도성 상자 안에 무언가를 동봉하면 RF 에너지가 나오거나 들어올 수 없다는 신화를 믿습니다. 그것은 사실이 아닙니다. 제대로 설계되지 않은 경우 쉴드는 안테나가 될 수도 있습니다.

방패에 대해 이야기하기 전에 먼저 접지 전략을 신중하게 검토해야합니다. 실드와 접지는 밀접하게 연결됩니다. 쉴드가 어떻게 해결할 것이라고 생각하는지, 모든 것이 정확히 어떻게 접지되는지, 소음원이 무엇인지 등을 설명하십시오.

일반적으로 접지가 양호하면 쉴드보다 RF 방출 및 감수성을 줄이기 위해 더 많은 작업을 수행합니다. 접지가 올바르게 이루어지면 쉴드가 방출의 추가 감쇠를 추가 할 수 있습니다. 접지가 잘못되면 실드가 안테나가되어 상황이 악화 될 수 있습니다. 접지가 양호하면 일반적으로 차폐를 가능한 한 적은 수의 작은 구멍으로 회로를 둘러싸고 정확히 한 곳에 메인 회로 접지 에 연결해야합니다 .

다시 한 번 회로, 레이아웃 및 문제에 대해 자세히 알려주십시오. 그런 다음 쉴드가 여전히 적절하다면 더 자세히 논의 할 수 있습니다.

업데이트 2 이후 추가됨 :

아날로그 신호에 노이즈가 발생하는 것이 가장 큰 문제인 것 같습니다. 현재 첫 번째 앰프의 출력에 3-5mV 노이즈가 있지만 1mV까지 낮추려고합니다. 이것은 트랜스 임피던스 증폭기라고 말하지만 300k의 이득과는 모순되므로 회로의 실제 상태를 여전히 알 수 없습니다.

입력 신호는 어디에서 오는가? 앰프 입력에 어떻게 도달합니까? 참조가 무엇이며이 참조가 깨끗하도록하기 위해 무엇을 했습니까? 실제 문제는이 첫 번째 앰프 스테이지를 가능한 한 낮은 노이즈로 만드는 것입니다. 그 후 신호는 더 높은 레벨과 더 낮은 임피던스이므로 감수성이 떨어집니다. 입력 신호에 걸리는 외부 노이즈 소스는 무엇입니까? 입력을 단락 시키면 첫 단계에서 얼마나 많은 소음이 발생합니까?

증폭기 및 전압 조정기의 높은 PSRR 은 좋지만 저주파수에서만 적용됩니다. 특히 민감한 회로가있는 경우 해당 레귤레이터에 전원 공급 장치 입력 을 필터링 하여 자체 선형 레귤레이터를 제공하십시오 . 칩 인덕터와 같은 것, 레귤레이터 앞의 접지에 큰 세라믹 커패시터가 일반적으로 좋습니다. 이 중 두 개가 연속으로 표시 될 수도 있습니다. 요점은 레귤레이터의 능동 전자 장치가 나머지를 처리 ​​할 수 ​​있도록 전원 공급 장치의 고주파를 제거하는 것입니다. 10kHz 이하에서 필터가 롤오프되는 것을보고 싶습니다. 또한 정전 용량 픽업을 피하기 위해 필터링되지 않은 전원 공급 장치 피드를 입력 신호에서 멀리 두십시오. 가드 추적이 도움이 될 수 있습니다.

나는 두 개의지면 레이어를 좋아하지 않습니다. 두 개의지면 레이어가 정기적으로 함께 연결되지 않으면 문제가 발생할 수 있습니다. 다시, 당신은 대신 접지에 대해 신중하게 생각해야 할 때 방패를 생각하고 있습니다. 흐르는 모든 리턴 전류를 시각화하고 고주파수 구성 요소가 접지면을 가로 질러 흐르지 않도록하십시오. 고주파 노이즈를 발생 시키거나 그러한 노이즈에 민감한 특정 섹션에서 로컬 서브 그라운드 평면을 사용하십시오. 즉시 바이 패스 커패시터는 로컬 접지 망으로 이동 한 다음 한 곳에서만 글로벌 접지 망에 연결됩니다.

첫 번째 앰프 스테이지의 회로를 보여주고 모든 접지가 실제로 어떻게 배치되는지 설명하십시오.

업데이트 3 이후 추가 :

10K와 C1이 없어도 3-5mV가 존재합니다. 기본적으로 연산 증폭기에 입력이 없습니다. 이것은 내 레이아웃이 완벽하지 않다고 생각합니다.

노이즈가 광 검출기에서 나오지 않는다는 것을 알려주므로 지금은 잊어 버릴 수 있습니다. 잡음은 양의 입력에 대한 바이어스 전압에 있거나 접지에 있습니다.

여러 비아를 통해 연결된 두 개의 접지 층을 완성하십시오.

다시, 나는 이것이 두 가지 이유로 좋은 생각이라고 생각하지 않습니다. 먼저,이 두 평면은 정기적으로 함께 바느질해야합니다. 들리는 것처럼 쉬운 일이 아닙니다. 둘째, 중요한 하위 시스템에 하위 접지를 사용하지 않은 것 같습니다. 이러한 하위 접지의 요점 중 하나는 고주파 루프 전류를 격리하여 주 접지에서 분리하는 것입니다. 각 하위 접지를 한 곳에만 주 접지에 연결함으로써 고주파 루프 전류를 로컬로 유지하고 접지면의 전류로 인해 서브 시스템이 서로 다른 접지 지점 사이에서 오프셋 전압을 보지 못하게합니다.

3.3V 공급 (또는 op-amp 공급도)은 포토 다이오드에 공급하기 전에 (즉, 10K 저항 전에) 2.2µF 탄탈륨 커패시터와 pi 네트워크 (100kHz 롤오버)를 통해 필터링됩니다.

그러나 당신은 그 어떤 것도 보여주지 않습니다. 탄탈륨 커패시터는 세라믹 커패시터보다 고주파 응답이 불량하고 ESR 이 높습니다 . 이 전압 및 커패시턴스에서 탄탈륨 커패시터를 사용할 이유가 전혀 없습니다. 또한, 커패시터 자체는 약간의 임피던스가 없으면 그다지 좋지 않습니다. 파이 네트워크를 언급했지만이 중 어느 것도 회로도에 표시되지 않으며 단일 정전 용량에 대해서만 이야기하므로 합산되지 않습니다.

앞에서도 언급했듯이 100kHz는 너무 높습니다. 내가 말했듯이, 나는 10 kHz 이하를보고 싶습니다.

또한 10K에 가까운 1/100/10 nF 커패시터가 있습니다.

좋았지 만 다시 작동하려면 임피던스가 필요합니다. 앞에서 언급했듯이 공급 피드와 직렬로 연결된 페라이트 비드 칩 인덕터가 그렇게 할 것입니다.

공급 및 바이어스 핀에서 1/100/10 nF의 Op-amp

좋습니다. 그러나 다시 한 번, 이것들에 대한 임피던스가 필요합니다. 직렬 칩 인덕터가 도움이 될 것이다.

또한,이 커패시터들은 정확히 어디에 접지에 연결됩니까? 나는 당신이 당신의 지상 비행기에 구멍을 뚫고 있다고 생각합니다. 다시 한 번, 이것은 모두 단일 지점에서 기본 접지면에 연결된 로컬 접지 망에 연결해야합니다.

피드백 커패시터와 저항은 가능한 한 연산 증폭기에 가깝게 배치됩니다.

좋은.

포토 다이오드와 연산 증폭기 사이의 모든 신호 추적이 최소화됩니다. 우리는 <2cm 최악의 경우를 이야기하고 있습니다.

이미 소음이 발생하는 곳이 아님을 보여주었습니다.

중요한 것으로 간주되는 모든 신호는 두 개의 접지 레이어 사이에 배치됩니다.

다시 말하지만, 이런 종류의 차폐는 접지가 깨끗할 때만 유용합니다. 그렇지 않으면 접지 노이즈에서 신호까지 용량 성 커플 링을 증가시키는 것입니다.