이 FET-BJT 프리 앰프 회로를 이해하지 못합니다

일렉 트릿 마이크 프리 앰프에서이 회로를 많이 보았지만 이해하지 못했습니다. FET는 공통 소스 앰프 로 작동 하므로 이득, 반전 및 출력 임피던스가 비교적 높습니다. 따라서 버퍼를 따라가는 것이 좋습니다.

BJT는 일반적인 수집기 / 이미 터 팔로어이므로 이러한 버퍼처럼 작동하는 것 같습니다. 거의 단일 전압 게인과 낮은 출력 임피던스로 성능을 저하시키지 않고 다른 것을 구동하기위한 비 반전입니다. FET의 전압 신호는 커패시터를 통해 BJT의베이스로 전달되며 버퍼링되어 BJT의 출력에 나타납니다.

내가 얻지 못하는 것은 FET의 드레인 저항이 전원 공급 장치가 아닌 BJT 의 출력 에 연결된 이유 입니다. 이것은 일종의 피드백입니까? 긍정적 인 피드백이 아닙니까? (FET의 출력 전압이 증가함에 따라베이스 전압을 캡을 통해 위로 올리면 BJT에서 출력 전압을 위로 올리면 FET 전압이 위로 올라갑니다.)

이와 같은 회로에 비해 어떤 이점이 있습니까?

여기 거래가 있습니다. 커패시터는 BJT베이스 이미 터 + 저항 조합에 걸쳐 고주파에서 일정한 전압을 제공합니다. 이로 인해 BJT 및 저항을 통해 상당히 일정한 전류가 발생하며, 일부 임피던스 Z는 주로 BJT 기본 저항 Rb에 의해 결정됩니다. FET는 높은 트랜스 컨덕턴스 (gm = Iout / Vin)를 가지며 순 게인은 gm * Z입니다. 이는 FET 드레인 소스 의 전압 입니다. BJE 이미 터 저항은 전압이 일정하기 때문에 바이어스 전압이 추가됩니다. 정전류는 BJT가 낮은 임피던스 출력 버퍼 (= Rb / beta)로 작동하도록합니다.

BJT를 통해 흐르는 전류 (즉, 컬렉터에서 이미 터로 흐르는 전류)는 트랜지스터의 증폭 계수를베이스에 흐르는 전류와 같다.

I_ce = beta * I_b

... 내 기억이 제대로 봉사한다면. 한편, FET는 일반적으로 "온"(letting current flow) 또는 "off"(전류 흐름 방지)로 생각할 수있다. FET가 "오프"인 경우 전류에 대한 접지 경로가없고 BJT를 통해 전류가 흐르지 않습니다 (또는 반대로 모든 전류가 접지로 흐릅니다. 커패시터는 접지에 대한 경로를 제공합니다 (베이스에서 전류를 빼냄) "고주파"신호의 경우 BJT)의 신호 커패시터와 커패시터는 신호 주파수와 커패시턴스의 곱에 비례하여 감소합니다.

Z_cap = -j * omega * C
|Z_cap| = omega * C = 2 * pi * f * C

나는 이것이 그 질문에 대한 답이 아니라고 생각하지만 "기본 원칙"에서 내가 기억하는 것입니다.

내가 얻지 못하는 것은 FET의 드레인 저항이 전원 공급 장치가 아닌 BJT의 출력에 연결된 이유입니다.

당신이 말하는 저항은 일반적인 의미에서 드레인 저항이 아닙니다. 경우 출력이 드레인에서 촬영 한 후, BJT와 모듬 회로는 능동 부하를 고려 될 수있다; FET의 "위"전체 회로를 작은 신호 등가 저항으로 교체 할 수 있습니다.

$R_B$$R_E$

$R_{td} = R_B || \frac{r_e||R_E + r_0}{1 - \alpha \frac{R_E}{r_e + R_E}} \approx R_B$

$R_B$

$R_B$

$I_D = 100\mu A$

$30k \Omega$$V_D > 0$

$R_B$$I_B = \frac{I_D}{1 + \beta}$$R_B$$30k \Omega$

물론 출력이 드레인에서 가져온 경우 출력 임피던스가 매우 높습니다. 그러나 이미 터 노드에서 출력을 가져옵니다. 전압 게인 은 드레인보다 약간 적습니다.

$v_{out} = v_d \frac{r_o}{r_o + r_e||R_E} \approx v_d \frac{r_o}{r_o + r_e} = v_d\frac{V_A}{V_A + \alpha V_T} \approx v_d$

$V_A$$V_T$$25mV$

그러나 출력 노드를 조사하는 저항은 드레인 노드를 조사하는 것보다 훨씬 적습니다.

$r_{out} \approx r_e||R_E + R_B(1-g_mr_e||R_E) = r_e||R_E + R_B(1-\frac{\alpha R_E}{r_e + R_E})$

따라서 첫 번째 회로는 두 번째 회로보다 훨씬 높은 전압 이득을 제공하지만 출력 저항은 다소 높습니다.

이 회로를 SRPP (Shunt Regulated Push-Pull)라고도합니다. 일반적으로 튜브를 사용하여 구현됩니다.

대안적인 회로에서, 출력 이미 터 팔로워는 클래스 A에서 실행되며 음의 진행 신호에 대한 출력을 풀다운하기 위해 이미 터 저항에 의존합니다. 특히 부하에 상당한 정전 용량이있는 경우 왜곡이 발생할 수 있습니다.

출력이 네거티브가 될 때 SRPP를 사용하면 FET가 BJT 이미 터 저항을 통해 출력을 로우 드래그하는 동안 커패시터를 통해베이스에 연결된 신호에 의해 BJT가 꺼 지므로 회로가 출력을 지면에서 BJT가 완전히 끊어 질 수도 있습니다.

흥미 롭습니다. BJT베이스의 바이어스 저항이 충분히 높아야합니다. 두 번째 다이어그램의 드레인 저항과 거의 같은 값이 없으면 아무런 문제가 없으며 시뮬레이션에서는 이점을 얻지 못합니다. 바이어스 저항이 충분히 높으면 BJT가 전압 팔로워입니다. 이는 AC에서 드레인 전압이 BJT의베이스에서 동일하고 이미 터에서 거의 동일하다는 것을 의미합니다. 그러나 이는 이미 터 저항에 AC 전류가 없으며 두 연결 모두 동일한 AC 전위에 있음을 의미합니다. FET의 드레인 임피던스를 매우 높이는 부트 스트랩 종류의 연결이어서, 두 번째 버전에 비해 시스템의 증폭이 증가합니다. 또한 이미 터의 출력이 낮은 출력 임피던스를 제공하지만 드레인의 출력은 트랜스 컨덕턴스 증폭기와 동일하다는 것이 흥미 롭습니다.