노련한 EE에 대한 설계 계산

노련한 설계자들은 상당한 양의 계산을하는 경향이 있거나 회로의 대부분이 직관적으로 설계 되었습니까? 설계 엔지니어가 회로의 일반적인 부분에 대해 어떤 값의 캡을 갖고 싶은지, 거기에 저항을 갖는 경향이있는 것처럼 보이기 때문에 묻습니다. 그렇다면 디자인을 재활용하기 때문입니까? 초보자에게는 이것이 마음을 불고 있습니다. 그러나 전자 기술과 같은 책은 대략적인 계산을 즉시 수행하는 방법을 권장하는 것 같습니다.

저는 대량 생산을 위해 새로운 회로를 일상적으로 설계하고 35 년이 넘는 전문 전기 기술자입니다.

예, 정확한 부품 사양을 결정하기 위해 자주 계산을 수행합니다. 경험과 직관이 충분하고 요구 사항이 느슨해 져서 가치를 선택하는 경우도 많이 있습니다. 그러나 임의의 값과 혼동하지 마십시오.

예를 들어, SPI 버스의 MISO 라인에있는 풀다운 저항의 경우 100kΩ을 지정하고 완료합니다. 10kΩ도 잘 작동하며 다른 사람도 잘못 선택하지 않습니다. 다른 곳에서 20kΩ 저항을 사용하는 경우 BOM에 다른 부품을 추가하지 않도록 MISO 라인에서 다른 것을 지정할 수 있습니다. 요점은 때로는 많은 여유가 있고 직관과 경험이 충분하다는 것입니다.

다른 한편으로, 첫 번째 보드를 불러오는 중이던 최신 디자인의 회로도를 살펴보면 부품 값을 지정하는 것뿐만 아니라 분산의 결과를 계산하는 데 시간을 보낸 경우가 있습니다. 나머지 시스템에서. 스위칭 전원 공급 장치에 대한 피드백에는 두 개의 저항이 사용 된 사례가 세 가지있었습니다. 숙제와 같은 문제는 다음과 같습니다.

전원 공급 장치 칩 피드백 입력 임계 값은 800mV ± 2 %입니다. 이 칩의 세 가지 인스턴스를 사용하여 12V, 5V 및 3.3V 전원 공급 장치를 만듭니다. 이전에 각 전압 분배기의 하단 저항에 약 10kΩ을 사용하기로 결정했습니다. 각 경우에 전체 저항 사양을 결정하고 최소 / 최대 결과 공칭 공급 전압을 결정하십시오. 즉시 사용 가능한 저항 값을 고수하십시오. 적절하고 사양에 따라 1 %를 사용하십시오.

그것은 계산기로 몇 분이 걸리는 진정한 실제 문제입니다. 그건 그렇고, 1 % 저항이 충분하다고 판단했습니다. 그것은 실제로 내가 기대했던 것이지만 어쨌든 계산을 수행했습니다. 또한 회로도에서 각 전원 공급 장치에 대한 전체 공칭 범위를 기록했습니다. 이것은 나중에 참조하는 데 유용 할뿐만 아니라이 문제가 고려되고 계산이 수행되었음을 보여줍니다. 나나 다른 사람은 1 년 후 3.3V 전원의 허용 오차가 무엇인지 궁금해하고 계산을 다시 수행 할 필요가 없습니다.

다음은 위에서 설명한 사례를 보여주는 회로도의 스 니펫입니다.

방금 R2, R4 및 R6을 선택했지만 계산을 수행하여 R1, R3 및 R5와 그 결과 전원 공칭 범위를 결정했습니다.

SHx 부품에 대해 추가됨 (의견에 대한 답변)

SH 부품은 "쇼츠"라고합니다. 이것들은 보드의 구리입니다. 그들의 목적은 소프트웨어에서 하나의 물리적 인 그물을 두 개의 논리적 그물로 나누는 것입니다.이 경우에는 Eagle입니다. 위의 세 가지 경우 모두 SH 부품은 스위칭 전원 공급 장치의 로컬 접지를 보드 전체 접지면에 연결합니다.

스위칭 전원 공급 장치는 접지 전체에 상당한 전류가 흐를 수 있으며 이러한 전류에는 고주파수 구성 요소가있을 수 있습니다.

이 전류의 대부분은 국부적으로 순환합니다. 로컬 접지를 한 곳에서만 메인 접지에 연결된 별도의 그물로 만들면이 순환 전류는 작은 로컬 그물에 머무르고 메인 접지면을 가로 지르지 않습니다. 작은 로컬 접지 망은 훨씬 적게 방출되며 전류는 메인 접지에서 오프셋을 발생시키지 않습니다.

결국 전원은 전원 공급 장치에서 흘러 나와 접지를 통해 되돌아 와야합니다. 그러나이 전류는 스위칭 전원 공급 장치의 고주파 내부 전류보다 훨씬 더 많이 필터링 될 수 있습니다. 올바르게 수행하면 스위처의 올바르게 동작하는 출력 전류 만 전체 회로의 다른 부분에 바로 인접 해 있습니다.

메인 접지면에서 로컬 고주파 전류를 유지하려고합니다. 이러한 전류로 인해 접지 전압 오프셋이 발생하는 것을 방지 할뿐만 아니라 주 접지가 패치 안테나가되는 것을 방지합니다. 다행히도 많은 불쾌한 접지 전류도 로컬입니다. 즉, 로컬 접지 망을 한 지점에서 메인 접지에 연결하여 로컬로 유지할 수 있습니다.

바이 패스 캡의 접지면과 바이 패스 IC의 접지 핀 사이의 경로를 예로들 수 있습니다. 그것이 바로 당신이 본토를 가로 질러 달리기를 원하지 않는 것입니다. 바이 패스 캡의 접지면을 비아를 통해 주 접지에 연결하지 마십시오. 자체 트랙 또는 로컬 접지를 통해 IC 접지에 다시 연결 한 다음 한 곳에서 메인 접지에 연결하십시오.

나는 주로 소량의 상업 및 산업 시장 물건을 사용하므로 다른 곳에서는 다를 수 있습니다.

일반적인 회로도의 최소 75 %는 일반적으로 빌딩 블록 종류의 엔지니어링입니다. "3A에서 5V 레일이 필요하고, 5 % tol, 15V가 있습니다."Ti / Linear / Micrel의 설계 시점은 거의 없습니다 모두 데이터 시트에서 완벽하게 우수한 디자인을 얻었으며, 단지 하나를 선택하는 경우에 불과합니다 (그리고 선택은 일반적으로 중요하지 않습니다). 물론 첫 번째 원칙에서 디자인을 할 수는 있지만 그 대가는 아닙니다.

다른 많은 서브 시스템에도 동일하게 적용됩니다.

그런 다음 "올바른 크기의 순서 만 있으면됩니다.", cmos를위한 풀다운, 표시기 LED를위한 직렬 저항 등이 있습니다. 여기서 나의 일반적인 관행은 그것이 실제로 중요한 몇 곳에서 필요한 값을 볼 때까지 이것을 알아 내고 가능한 경우 해당 값에서 무언가를 선택하는 것입니다. "Power on LED, 녹색, 12V 레일? Ok, led는 몇 볼트를 다소 떨어 뜨릴 것입니다. 아마도 1-10mA 정도의 범위에서 어딘가를 원할 것입니다. 그 필터에 3k9 저항이 필요했습니다.

실제 속임수는 '공중의 손가락'추측이 그것을 자르지 않을 때를 아는 것입니다. 일반적으로 필터, 일치하는 네트워크 및 타이밍 회로, pll 및 중요한 위상 편이를 포함한 기타 피드백과 같은 것들은 추측하기에 나쁜 곳일 것입니다. 실제로 수학을 익힐 필요가있는 장소 (일반적으로 matlab / scilab / ads는 작업을 수행하므로 기본 삼각법을 넘어서는 표준 표를 많이 기억할 필요는 없습니다).

실제로 전자 공학이 물리학을 만나는 곳과 수학이 만나는 곳, 결국에는 경로 손실 계산, 아날로그 계산시 잡음 계산, 그런 종류의 일이 발생하는 경우가 매우 드 (니다. 디자인의 10 % 일 수도 있고 나머지는 보통 쿠키 커터입니다.

특히 아날로그 IC를 사용하는 경우 일반적으로 데이터 시트에 하나 이상의 제안 된 응용 회로가 있습니다. 예를 들어, 현재 프로젝트 용 Qi 수신기 를 설계하고 있습니다. 유도 루프의 커패시터는 여러 변수에 의존하며 데이터 시트는 값을 결정하는 몇 가지 방정식을 제공합니다.

따라서 그것은 숫자를 연결하고 회로를 브레드 보드로 만들어서 시도하는 것입니다.

아날로그 디자인의 경우 대부분 계산을 수행합니다. 커플 링 및 바이 패스 / 필터 커패시터와 같은 일부는 애플리케이션에 적합하다는 것을 알고 "전형적인"값을 선택할 수 있습니다. 그러나 "일반"은 DC, 오디오 및 라디오 회로에서 다를 수 있습니다. 이는 우리가 잘 알고 있어야하는 것입니다.

바이어스 및 이득 저항의 경우 일반적으로 계산을 수행합니다. 방정식이 간단하기 때문에 직접 작성합니다. 종종 우리는 "약 10의 이득"회로를 원하기 때문에 비율은 머리에서하기에 충분히 간단하며 회로 유형에 따라 값 (1K 대 1Meg)이 선택됩니다.

정확성 응용 프로그램에 필요한는 무엇인가 지시 재사용, 직관적 인 디자인, 및 / 또는 하나 사용하는 것이 공식적인 디자인의 양을. 각각의 예는 각각 오디오 증폭기, TV 용 저잡음 증폭기 및 무선 망원경 용 초 저잡음 증폭기입니다. 디자인이 얼마나 "공식적 / 정확"해야하는지는 응용 프로그램의 "필수"(디자인에 사용할 수있는 시간과 돈의 양)에 따라 달라집니다.