PCB 접지 타설, 크로스 토크 및 안테나

고속 선 전환이 발생할 때 다각형 타설 채우기의 효과를 이해하려고합니다. 아래 제작 된 사례를 고려하십시오.

이 예에서는 트랙 (연한 파란색으로 표시됨)을 보드 왼쪽에 최대한 많이 설정했지만 큰 패드 구멍을 통과하도록 트랙을 더 가깝게 가져와야했습니다. 빨간색 채우기는지면 다각형 타설입니다. 이것은 내 질문과 관련이없는 다른 많은 문제가있는 조작 된 예입니다.

인수를 위해 모든 라인은 단일 종단 (UART, SPI, I²C 등)이며 1 ~ 3ns의 전이 시간을 가질 수 있습니다. (0.3mm 거리) 아래에 연속 접지면이 있지만 내 질문은 특히 지상의 타설에 관한 것입니다.

C의 경우 다각형 타설이 연결을 통해 1 초를 배치 할 수있는 충분한 공간이있는 장소로 침투 할 수 있으므로지면 추적이 아래 평면에 올바르게 연결됩니다. 그러나 A, B, D 및 E의 경우 비아를위한 공간이 없어 쏟아져 GND "핑거"가 남습니다.

다른 라우팅 고려 사항을 무시하고 알고 싶은 것은 "핑거"A, B, D 및 E를 제거해야하는지 또는 트랙 사이의 누화를 줄이는 데 기여하는지 여부입니다. 접지 노이즈가 이러한 "핑거"를 우수한 안테나로 만들고 원치 않는 EMI를 생성 할 수 있다고 우려합니다. 그러나 동시에 나는 그들이 누릴 수있는 누화 혜택을 위해 그것들을 제거하기를 꺼려합니다.

편집하다

다른 사례의 경우 다음 그림을 고려하십시오.

각 IC의 팬 아웃은 GND를 완전히 제거하는 경우를 제외하고 이러한 손가락 중 많은 부분을 피할 수없는 현실을 의미합니다. 후자가 올바른 일입니까? GND를 채우는 한 GND가 유리합니까 아니면 무해합니까?

"핑거"A, B, D 및 E를 제거해야하는지 또는 트랙 사이의 누화를 줄이는 데 기여할 수 있습니다.

그들은 실제로 도움이되지 않고 아마도 상황을 악화시킬 수 있기 때문에 제거해야합니다.

귀하의 우려는 누화 인 것으로 보입니다. 그래서 그것에 대해 잠시 이야기 해 봅시다.

누화는 한 신호 (트레이스)의 장 (전기 또는 자기)이 다른 신호 (트레이스)와 상호 작용하거나 교차하는 경우입니다.

이것이 "feilds"보기에서 일반적인 신호 모양입니다.

몇 가지 방법으로 누화와 싸 웁니다.

1. 상승 시간을 줄입니다. 는 신호의 상승 시간을 줄임으로써 사실상 dv / dt를 줄여 크로스 토크를 줄입니다.$Crosstalk \propto \frac{dv}{dt}$

2. 신호를 더 멀리 옮기십시오. 이렇게하면 공격자에서 피해자까지 필드의 상호 작용 / 교차가 줄어 듭니다. feilds는 여전히 있지만, 당신은 단지 발가락 주위에 있습니다.

3. 참조 평면을 더 가까이 가져 오십시오. 필드는 참조 위치를 찾고 있습니다. 그것이 가장 낮은 임피던스의 경로입니다. feild 라인은 낮은 임피던스 경로를 찾는 데 필요한만큼 퍼집니다. 평면을 더 가까이 가져 오면 훨씬 더 밀접하게 결합됩니다.

이제 2 레이어 보드를 가지고 있고 보드를 더 얇게 만들 수 없다면 (두 레이어를 더 가깝게 가져 오기 위해) 옵션 # 1 및 # 2가 남습니다. 그러나 신호의 전체 길이에 대해 신호와 병렬로 접지 트레이스를 라우팅하여 2 계층 보드에서 "종류의 정렬"옵션 # 3을 구현할 수 있습니다. feilds가있을 것이므로 필드가 어떤 "신호"와 상호 작용하는지 제어하지 않는 것이 좋습니다.

이것이 당신이 맨 위 층에지면 부어와 함께하려고했던 것입니다. 그것이 효과적이기 위해서는, 신호의 전체 길이 (또는 가능한 한 가깝게) 여야합니다 (기본적으로 그림자처럼 따르십시오). 따라서 손가락 A, B, D, E는 효과가 없으며 패치 안테나로 인해 상황을 악화시킬 수 있지만 C는 유일하게 괜찮습니다. 신호에는 완전히 효과적이지 않지만 상황을 악화 시키지는 않습니다.

모든 라인은 단일 종단 (UART, SPI, I²C 등)이며 전환 시간이 1 ~ 3ns 일 수 있습니다.

이것은 당신이 잘못한 곳입니다. I2C와 UART는 가장 빠른 속도로 몇 MHz에서 실행됩니다. SPI는 10MHz에서 실행될 수 있습니다. 3ns의 빠른 전환 시간이 필요하지 않습니다. 당신은 이것들을 늦춤으로써 많은 슬픔을 구할 것입니다. 가장 쉬운 방법은 단방향 방식 (UART, SPI)의 드라이버에서 직렬 저항을 추가하는 것입니다. I2C의 경우 풀업 저항을 증가시켜 상승 시간을 늦출 수 있습니다. 하강 시간을 늦추려면 더 약한 드라이버를 사용해야합니다 (어쨌든 목적에 맞게 구축 된 I2C 장치는 이처럼 빠르게 하강 시간을 생성하지 않아야 함).

다른 라우팅 고려 사항을 무시하고 알고 싶은 것은 "핑거"A, B, D 및 E를 제거해야하는지 또는 트랙 간의 누화를 줄이는 데 기여하는지 여부입니다.

제거하십시오.

비아를 그 아래의 접지면에 묶고 전체 길이를 따라 0 볼트로 유지하기 위해 비아를 배치 할 공간을 찾을 수 있다면 크로스 토크를 줄일 것입니다. 그리고 그조차도 찬미입니다. 트랙 간 거리가 멀수록 누화를 줄이는 더 좋은 방법입니다.

접지 노이즈가 이러한 "핑거"를 우수한 안테나로 만들고 원치 않는 EMI를 생성 할 수 있다고 우려합니다.

절대적으로 맞습니다.