연산 증폭기 (op amp)의 입력 임피던스가 무한 또는 0입니까?

이상적으로 입력 임피던스는 무한대입니다.

그러나, 차이 증폭기의 입력 저항 (Rin)을 계산할 때, 저자는 두 개의 입력 단자가 단락되었다는 개념을 취했는데, 이는 개방 루프 이득이 무한하기 때문에 사실이기도하다. (단, 입력 단자 전압의 차이가 0이되도록 요구하므로 단락이 발생합니다.)

내 질문 : 왜 무한 입력 임피던스로 인해 제로 입력 전류를 고려하고 때로는 단락 개념을 취하는 유한 전류를 고려합니까? 논리가 있습니까 아니면 편리합니까?

다음은이 책에서 빼낸 회로도입니다.

실제로 용어는 초보자에게 혼란을 줄 수 있습니다. "가상 단락 (virtual short circuit)"이라는 용어는 네가티브 피드백을 갖는 연산 증폭기 회로 에서 회로 가 (이상적으로) 두 연산 증폭기 입력 양단의 전압을 0으로 만드는 방식으로 배열되어 있다는 사실을 의미 한다.

이후 한 두 점 사이의 단락 회로의 특성은 그 점에서의 전압이 0으로 간주하는 용어 (내 생각)이 opamp를 "가상에게의 입력 단자 사이에 무슨 전화 직관적 인 일을 발명 한 사람이라는 것이다 짧은". 그들은 그것을 "가상"이라고 불렀다. 왜냐하면 그것은 실제 (이상적인) 단락 의 다른 속성 이 없기 때문이다 . 아아, 그것은 작은 차이가 아닙니다! 그들은 덜 혼란스러운 방식으로 ( "전압 밸런싱의 원리"!?!)라고 불렀지 만 "가상 짧은 원리"는 더 시원하게 들립니다! 누가 알아?!

따라서 두 입력 사이에 가상 단락 이 있다고 말하면 회로 가 입력 전압의 균형을 맞추기 위해 노력하는 것처럼 쉽고 일반적인 방법입니다 . 즉, 입력을 만들고 동일하게 유지하려고합니다.

"가상 단락 (virtual short)"의 존재는 연산 증폭기의 특성이 아니라 회로의 특성이며, 입력에 전류가 흐르지 않는다는 사실은 연산 증폭기의 특성이다 (이상적으로).

편집 (의견으로 표시)

위에서 말한 것에 대해 더 명확하게 노력할 것입니다. 사실상 짧은 것은 매우 높은 이득 + 부정적인 피드백이라는 두 가지 핵심 요소가 결합되어 있기 때문입니다.

수학을 통해 스스로를 확신시켜 봅시다. 하자 호 및 V - 각각 OPAMP의 비 반전 및 반전 입력에서의 전압 및 V O 출력 전압. 이와 관련하여 실제 연산 증폭기는 차동 증폭기, 즉 V o = A ( V + − V − )입니다 .$V^+$$V^-$$V_o$$V_o = A(V^+-V^-)$$A$

당신이 얻을 그 관계 반전 . 따라서 유한 V o 및 무한 $V^+-V^-=V_o/A$$V_o$$A$ 경우 입력 간의 차이가 0이됩니다.

부정적인 피드백은 어디에 영향을 미쳤습니까? 아무데도 지금까지 !!! 중요한 것은 실제 연산 증폭기가 출력을 포화 상태로 유지하기 위해 음의 수수료를 필요로 한다는 것입니다. 고전 구성 비 반전 입력 전압이고 V가 - ) 출력의 일부이다.$V^+$$V^-$

음의 피드백을 적용 하면 의미있는 입력 전압 범위에 걸쳐 입력에서 제로 차동 전압을 얻을 수 있습니다.

정말 좋은 질문입니다.

나는 이것의 많은 부분이 연산 증폭기의 등가 회로를 보면 대답 할 수 있다고 생각합니다.

이상적인 연산 증폭기의 경우 V + 및 V-에 흐르는 전류는 0이므로 Rin이 무한해야합니다.

피드백 배열에서 이상적인 연산 증폭기가 설정 되면 (Vout이 V + 또는 V-에 어떤 식 으로든 연결됨) V +의 전압은 V-와 같습니다. 교재는 V +와 V-가 같도록 가상을 짧게 만들어 시뮬레이션합니다. 연산 증폭기 의 입력 임피던스 는 여전히 무한합니다!

내 회로 수업에서는 혼란 스러울 수 있기 때문에 둘 사이에서 가상 단락을 만들지 않았습니다. 대신, 우리는 방금 V + = V-라고 말했고 다른 미지수를 풀기위한 방정식으로 사용했습니다.

요컨대, 연산 증폭기의 입력 임피던스와 전체 증폭기 회로 의 입력 임피던스 사이에는 차이가 있습니다 있습니다. 당신이 보여주는 diff amp의 관점에서도, 실제로 op 앰프에 들어가는 전류는 없으며, 이는 이상적인 입력 임피던스를가집니다.

따로, 차동 증폭기 입력에는 구성의 결점 인 내장 된 입력 임피던스가 있습니다.

1. 그냥 공기를 깨끗하게 연산 증폭기가 비교기로 사용되지 않는 경우, 즉 음의 피드백 저항이있는 경우 (+) 및 (-) 입력 시간의 차이와 (+) 및 ( -) 동일한 전압에서 입력. 실제 세계에서 연산 증폭기의 입력 임피던스는 무한 또는 0 옴이 될 수 없지만 그 사이의 어딘가에있을 수 있습니다.

2. 너무 낮거나 높은 저항 값을 사용하면 연산 증폭기가 불안정해질 수 있으며 (+)와 (-) 입력 사이의 전압을 알 수 없습니다. 일반적으로 저항을 통해 (+) 입력이 접지를 기준으로하며 op-amp에 양극 전원 공급 장치가있는 설계가 표시됩니다. 이 경우 (+) 입력이 접지 전위에 있기 때문에 (-) 입력은 가상 접지가됩니다.

3. 단일 종단 전원 공급 장치를 사용하면 (+) 입력에 저항을 사용하여 공급 전압의 1/2로 바이어스하므로 출력의 양과 음 스윙이 동일합니다. 그리고 예, 피드백 루프를 수행하면 (-) 입력도 공급 전압의 1/2이됩니다. 이 바이어스 전압에 임의의 신호가 부과되고 이득 및 피드백 저항의 비율에 따라 증폭된다.

4. 입력 임피던스는 사용 된 저항 값에 의해 제어되지만 최소값과 최대 값은 사용 된 연산 증폭기에 따라 다릅니다 . CA3140T 연산 증폭기의 입력 임피던스는 1.5 기가 옴이므로 입력 / 피드백에 메가 옴 범위의 저항을 사용하는 것이 좋습니다. 연산 증폭기가 중요하게 저항을로드하지 않습니다.

5. 이제 입력 임피던스가 약 1,000 배 낮은 LM324 연산 증폭기를 사용하십시오. 이제 100K 이상의 피드백 저항이 예상되는 이득을 갖지 않음을 알 수 있습니다. op-amp는 자체 부하로 작용하여 사용할 수있는 최대 저항 값을 크게 제한하기 때문입니다.

6. TL061 / TL071 / TL081 시리즈와 같은 JFET op-amp는 오디오 사용에 매우 조용하고 입력 임피던스가 100MegΩ 정도입니다. 많은 게인 오류없이 최대 몇 메그 옴의 저항을 사용할 수 있습니다. JFET 연산 증폭기의 작은 단점 중 하나는 +/- 5V ~ +/- 18V의 양극성 전원 공급 장치가 필요하다는 것입니다. 전원에는 +/- 12V가 일반적입니다.

7. RF 사용을위한 연산 증폭기는 낮은 입력 임피던스 (25 ~ 75 옴)와 출력 임피던스를 가지며 5 볼트 또는 3.3 볼트로 전원이 공급되며, 많은 +/- 5 볼트 공급 장치가 있습니다. 저임피던스는 매우 높은 주파수이며 때로는 최대 1GHZ까지 입력의 작은 정전 용량을 충전 및 방전 할 수 있으며 75ohm 또는 50ohm 동축 케이블 (또는 꼬임 쌍)을 쉽게 구동 할 수 있습니다. 연산 증폭기의 바이어스 전류가 높기 때문에 신호가 끌리지 않고 신호가 양과 음으로 빠르게 스윙 할 수 있습니다.

op-amp에 관한 책을 쓸 수는 있지만이 사이트의 기사를 포함하여 다른 사람들이 이미 가지고 있습니다. 각 op-amp 제조업체는 제조하는 여러 범주에 대한 PDF를 제공하므로 몇 년 동안 읽을 수 있습니다.