- 상상력의 확장으로 인해 CPU는 '단순'하지 않습니다. 이들은 수십억 개의 트랜지스터를 가지고 있기 때문에 각각 유휴 상태에서 약간의 누설이 발생하며 스위칭시 다른 트랜지스터의 게이트와 상호 연결 용량을 충전 및 방전해야합니다. 그렇습니다. 각각 작은 전류를 소비하지만 트랜지스터 수에 곱하면 놀랍도록 많은 수의 결과가 나타납니다. 64A는 이미 평균 전류입니다 ... 스위칭시 트랜지스터는 평균보다 훨씬 더 많은 양을 끌어들일 수 있으며, 이는 바이 패스 커패시터에 의해 부드럽게됩니다. 64A 수치는 TDP에서 거꾸로 작동하여 실제로 64A RMS로 만들어졌으며 많은 시간 스케일 (클록 사이클 동안의 변화, 다른 동작 동안의 변화, 슬립 상태 간의 변화 등)에서 그 주위에 상당한 변화가있을 수 있습니다. ). 또한, 1.2V에서 3GHz로 작동하고 1V 및 1A에서 64A로 작동하도록 설계된 CPU를 실행하여 벗어날 수 있습니다. 이 시점에서 칩이 최소 클럭 주파수를 갖는 동적 로직을 사용하는지에 대해 걱정해야하므로 평균 수를 얻기 위해 수백 MHz에서 GHz로 실행하고 주기적으로 깊은 수면 주기로 순환시켜야합니다. 현재 다운. 결론은 전력 = 성능입니다. 대부분의 최신 CPU의 성능은 실제로 열적으로 제한됩니다. 따라서 평균 전류를 낮추려면 수백 MHz에서 GHz로 실행하고 주기적으로 깊은 절전 모드로 전환해야 할 수도 있습니다. 결론은 전력 = 성능입니다. 대부분의 최신 CPU의 성능은 실제로 열적으로 제한됩니다. 따라서 평균 전류를 낮추려면 수백 MHz에서 GHz로 실행하고 주기적으로 깊은 절전 모드로 전환해야 할 수도 있습니다. 결론은 전력 = 성능입니다. 대부분의 최신 CPU의 성능은 실제로 열적으로 제한됩니다.
- 계산하기가 비교적 쉽습니다 , 여기서 는 전류, 는 부하 커패시턴스, 는 전압, 는 활동 계수, 는 스위칭 주파수입니다. FinFET의 게이트 커패시턴스에 대한 야구장 번호를 얻고 편집 할 수 있는지 살펴 보겠습니다. I C v α fI=CvαfICvαf
- 일종의. 게이트 커패시턴스의 충전 또는 방전이 빠를수록 트랜지스터가 더 빨리 전환됩니다. 더 빨리 충전하려면 더 작은 정전 용량 (기하학적으로 결정) 또는 더 큰 전류 (상호 연결 저항 및 공급 전압으로 결정)가 필요합니다. 개별 트랜지스터가 더 빨리 스위칭한다는 것은 더 자주 스위칭 할 수 있다는 것을 의미하며, 이는 평균 전류 소모 (클럭 주파수에 비례)를 더 많이 초래합니다.
편집 : 따라서 http://www.synopsys.com/community/universityprogram/documents/article-iitk/25nmtriplegatefinfetswithraisedsourcedrain.pdf 에는 25nm FinFET의 게이트 커패시턴스에 대한 그림이 있습니다. 간단하게하기 위해 0.1fF라고하겠습니다. 분명히 그것은 바이어스 전압에 따라 변하고 트랜지스터 크기에 따라 확실히 변할 것입니다 (트랜지스터는 회로에서 목적에 따라 크기가 조정되지는 않습니다. 트랜지스터의 크기가 모두 같지는 않습니다! 더 큰 트랜지스터는 더 많은 전류를 스위칭 할 수 있으므로 '강합니다', 그러나 더 높은 게이트 커패시턴스를 가지며 구동하기 위해 더 많은 전류가 필요합니다.
1.25 볼트, 0.1 fF, 3 GHz 및 을 연결하면 결과는 입니다. 이 값에 10 억을 곱하면 375A가됩니다. 이것이 3GHz에서 10 억 개의 트랜지스터를 스위칭하는 데 필요한 평균 게이트 전류 (게이트 커패시턴스로 초당 충전)입니다. CMOS 로직에서 전환하는 동안 발생하는 '스루 스루'는 포함하지 않습니다. 또한 평균이므로 순간 전류는 크게 다를 수 있습니다. RC 회로가 충전 될 때 전류가 어떻게 점진적으로 감소하는지 생각해보십시오. 기판, 패키지 및 회로 보드의 커패시터를 우회하여이 변형을 부드럽게 만듭니다. 분명히 이것은 단지 야구장 수치이지만 올바른 크기의 것으로 보입니다. 이것은 또한 다른 기생에 저장된 누설 전류 또는 전하를 고려하지 않습니다 (예 : 0.375 μ Aα=10.375μA
대부분의 디바이스에서 는 1보다 작을 것입니다. 각 클록 사이클에서 많은 트랜지스터가 유휴 상태이기 때문입니다. 이것은 트랜지스터의 기능에 따라 다릅니다. 예를 들어, 클럭 분배 네트워크의 트랜지스터는 매 클럭 사이클마다 두 번 스위치되므로 입니다. 이진 카운터와 같은 경우 LSB는 클럭 사이클 당 한 번 전환되므로 가 0.5이고, 다음 비트는 자주 절반으로 전환 될 때 됩니다. 그러나 캐시 메모리와 같은 경우α = 1 α α = 0.25 α α = 0.000061 ααα=1αα=0.25α매우 작을 수 있습니다. 예를 들어 1MB 캐시를 가져옵니다. 6T SRAM 셀로 구축 된 1MB 캐시 메모리에는 데이터를 저장하기위한 48 백만 개의 트랜지스터가 있습니다. 읽기 및 쓰기 로직, 디멀티플렉서 등을 위해 더 많은 기능을 제공 할 것입니다. 그러나 주어진 클럭 사이클에서 소수만이 전환됩니다. 캐시 라인이 128 바이트이고 매주기마다 새로운 라인이 작성되었다고 가정 해 봅시다. 1024 비트입니다. 셀 내용과 새로운 데이터가 모두 랜덤이라고 가정하면 512 비트가 뒤집어 질 것으로 예상된다. 48 백만 개 중 3072 개의 트랜지스터 또는 입니다. 이것은 메모리 배열 자체만을위한 것입니다. 지원 회로 (디코더, 읽기 / 쓰기 논리, 감지 증폭기 등)는 훨씬 큰 갖습니다.α=0.000061α. 따라서 캐시 메모리 전력 소비가 일반적으로 누설 전류에 의해 지배되는 이유는 스위칭 대신 누설 주위에 앉아있는 많은 유휴 트랜지스터입니다.