구리 타설의 EMC 이론
전원 및 접지면에 구리 타설을 사용하는 것이 좋습니다. 신호가 포함 된 레이어에 구리 타설을 사용하는 것은 EMC 관점에서 위험합니다. 왜 이런거야?
신호가 포함 된 레이어에 구리 타설을 사용하면 전류 루프를 만드는 것이 놀랍기 때문에 위험합니다. 유도 전압 (트레이스에 전압을 발생시키는 외부 방사) 및 출력 방사 (트레이스를 발생시키는 방사)는 전류가 흐르는 영역 과 직접 관련이 있습니다 . 이 관계를 Ampére의 회로 법 (EMC의 기초 인 Maxwell 방정식 중 하나)이라고하며 다음과 같이 표현할 수 있습니다.
∮H∗dℓ=Ienc
여기서 는 회로에 의해 정의 된 표면을 통과하는 전류입니다. 자유 공간 전류와 자기장이 균일하게 분포되어 있다는 관대 한 (그러나 실제적인) 가정을하면 유도 된 전류가 표면의 면적과 직접적으로 관련되어 있음을 의미합니다.Ienc
일반적인 구성에서이 표면은 접지면의 트레이스 바로 아래에서 실행되는 직사각형입니다. 너비는 PCB의 두께입니다. 이것은 아주 작습니다!
그러나 실수로 수 제곱 인치의 면적을 가진 큰 회로 트레이스로 전류를 통과시키는 보드를 개발하는 것은 매우 쉽습니다. 공급 레이어에 구리 쏟아짐을 추가하는 것은 이렇게하지 않는 쉬운 방법입니다. 결과에 큰 영향을 미치지 않으면 서이 평면을 통해 비아를 통과시킬 수 있지만,이 구리 타설을 오랜 시간 동안 자르면 효과가 완전히 없어집니다.
2 계층 보드는 종종 (거의 항상) 신호 레이어와 전력 및 접지를 공유하므로 설계자는 일반적으로 보드의 다른 쪽에서 깨진 평면을 연결하는 몇 개의 비아와 두꺼운 트레이스로 트레이스 그룹을 연결하려고합니다. 불연속성으로 인해 경로에 일부 임피던스가 발생하여 전류 루프에 일부 영역이 추가되지만 일반적으로 더 많은 전원 레이어가있는 보드에서는 피할 수 있습니다.
다층 보드의 경우 깨진 구리 평면을 추가해도 문제가되지 않습니다. 깨진 평면을 손상되지 않은 내부 평면에 너무 많은 문제없이 연결할 수 있기 때문입니다. 500mil 그리드 패턴으로 비아를 추가하고 양호하게 부르십시오. 부품 배치 및 트레이스 라우팅을 위해 제거해야하는 것은 삭제하지만 손실을 보상하고 유해한 전류 루프를 생성하지 않도록 하나 또는 두 개의 백을 다시 추가해야합니다. 양쪽을 GND에 연결하는 것이 좋습니다.
구리 타설 관련 제조 문제
구리 타설 추가를 고려해야하는 또 다른 이유는 순전히 기계적 문제입니다. 한쪽에만 PCB를 구리 도금하면 FR4베이스가 휘어 질 수 있습니다 ( 잘못된 ). 이러한 이유로 PCB의 트레이스 밀도가 현저히 낮은 영역에 해칭 평면이있는 경우가 종종 있습니다.
별도의 전원 및 접지 평면이있는 다층 기판의 경우 각 층의 구리 밀도가 PCB 표면에서 상당히 일정 할 것으로 기대하는 것이 합리적입니다. 당신은 이것에 대해 걱정할 필요가 없습니다.
충분한 이론과 배경! 무엇이 정답인가요?
당신의 상황에서, 나는 아마도 구리 타설을 건너 뛸 것입니다. 이미 전원 및 접지면이 있으므로 레이아웃 단계 및 EMC 문제는 거의 없습니다.
외관을 추가하거나 프로빙 또는 재 작업을위한 추가 접지 연결을 유지하거나 EMC 특성을 향상 시키거나 방열판을 추가하려면 접지에 연결해야합니다. 당신은 명시 내가 GND로 묶어 말을 마이크로 비아를 사용하지 않으려는 하지만 그 수행해야 정확히 무엇이다. 보드를 제조하지 않는다고 가정하면 이러한 비아는 기계에 의해 절단됩니다. 아마도 비용이 들지 않을 것입니다 ( 마이크로 비아 일 필요는 없습니다 ...). 레이아웃 프로세스에 많은 시간을 들이지 않아도됩니다 .