바이 패스 커패시터를 IC와 공유하거나 공유하지 않습니까?

동일한 IC MAX9611 이 많은 보드가 있습니다 . 데이터 시트에 따르면 병렬 0.1uF 및 4.7uF 캡으로 우회해야합니다. 이제 서로 옆에 15 개가 있습니다.

각 IC마다이 캡을 모두 납땜해야하는지 잘 모르겠습니다. 우선 2 레이어 보드의 커패시턴스 (VCC pour top, GND bottom)가 커져 I2C 신호를 방해 할 수 있습니까? 이 구성에 대한 경험이 없으므로 최악의 시나리오에서 어떤 일이 발생하는지 알 수 없습니다.

각 IC를 개별적으로 읽거나 쓰므로 2 개의 IC가 동시에 작동하지 않습니다.

모든 캡을 납땜해야합니까, 아니면 예를 들어 각 두 번째 칩에 캡을 두지 않아도됩니까?

데이터 시트는 하나의 칩 관점에서 작성되었습니다. 칩이 여러 개인 경우 자유를 얻기 시작할 수 있습니다.

일반적으로 모든 장치의 전원 핀 옆에 하나의 0.1uF 바이 패스 커패시터를 두는 것이 일반적입니다 (일부 디자인에도 0.01이 필요함). 협상 할 수 없습니다. 그런 다음 3 개 또는 4 개의 칩으로 구성된 각 그룹에는 10uF의 더 큰 저장소 커패시터가 있습니다.

0.1uF (및 옵션 0.01uF)는 클록의 고주파 과도 현상을 처리하며 10uF가 클수록 칩 그룹의 모든 스위칭 요구를 처리합니다.

따라서 15 개의 칩을 설계 할 때 15 x 0.1uF 및 5 x 10uF를 가질 수 있습니다. 커패시터가 10 개 적습니다.

힘의 흔적을 배열하는 방법도 영향을 미칩니다. 일반적으로 전원 평면을 저장소 커패시터에 연결 한 다음 전원 평면에서 직접 보지 않고 해당 커패시터에서 바이 패스 커패시터를 공급합니다. 그렇게하면 커패시터에 의해 분리되고 무시할 수 없습니다.

모든 칩을 한 번에 사용하지 않기 때문에 저수지 커패시터 선택은 예상만큼 중요하지 않습니다. 하나의 칩에 대해 말한 것을 넘어가는 것이 좋지만 (할 수는 있지만) 세 번 정도는 필요하지 않습니다. 하나의 칩이 그중 대부분을 필요로한다면 다음 칩에는 아무것도 남지 않고 (전력 임피던스에 따라) 커패시터에 전원이 공급되지 않는 것을 알 수 있기 때문에 4.7 이상을 원합니다.

공간 절약 외에 전체 커패시턴스가 줄어들면 이러한 종류의 배열의 또 다른 장점은 전체 전원 커패시턴스 커패시턴스가 감소한다는 것입니다. 이는 돌입 전류가 적다는 것을 의미하며, 이는 USB와 같이 돌입이 얼마나 많은지에 대한 엄격한 규제가있는 전류 제한 공급 장치를 사용할 때 큰 요소가 될 수 있습니다.

이와 같은 많은 칩에 대해 많은 전원 공급 장치 커패시턴스를 시작 하면 돌입 전류를 줄이고 모든 커패시터를 더 느리게 충전 하는 소프트 스타트 옵션이 있는 전원 공급 장치 시스템을 고려할 수도 있습니다 . 소프트 스타트 레귤레이터의 "파워 굿"출력이 활성화 될 때까지 회로의 활성 부분을 RESET으로 유지하십시오.

가장 중요한 점은 0.1μF 커패시터가 각 칩에 임피던스가 매우 낮다는 것입니다. 바닥에 GND 부어가 정말 좋은 접지면을 만드는 경우, IC의 VCC 핀이 서로 가깝고 바이 패스 캡에 가깝게 배치되면 두 IC 당 하나의 작은 캡으로 벗어날 수 있습니다. IC 및 바이 패스 캡의 GND 핀 근처에 접지 비아가 있습니다. 그러나 두 IC 모두 동일한 I2C 클록 신호를 얻으므로 동시에 전류를 끌어들이므로 두 칩을 우회하는 경우 더 큰 캡이 필요할 수 있습니다. 이 경우 0.15μF 이하로 떨어지지 않습니다.

더 큰 저수지 캡에 대한 Majenko에 동의합니다.