비교기 : 잡음이 많은 사인파에서 구형파까지, 얼마나 많은 위상 노이즈?

회로에서 비교기는 사인파 신호를 구형파로 변환하는 데 사용됩니다. 그러나 입력 신호는 깨끗한 사인파가 아니지만 노이즈가 추가되었습니다.

비교기는 이상적이며 잡음 신호보다 훨씬 큰 히스테리시스를 가지므로 사인파의 제로 크로싱에서 링잉이 없습니다.

그러나 입력 신호의 잡음으로 인해 비교기는 깨끗한 사인파에 비해 약간 더 일찍 또는 나중에 전환되므로 생성 된 구형파에는 위상 잡음이 있습니다.

아래 그림은이 동작을 보여줍니다. 파란색 곡선은 노이즈 입력 사인파이고 노란색 곡선은 비교기에 의해 생성 된 구형파입니다. 빨간색 선은 양수 및 음수 히스테리시스 임계 값을 나타냅니다.

입력 신호에서 잡음의 스펙트럼 밀도를 감안할 때 구형파의 위상 잡음을 어떻게 계산할 수 있습니까?

이에 대한 적절한 분석을 원하지만 주제에 대한 리소스를 아직 찾을 수 없습니다. 어떤 도움이라도 대단히 감사합니다!

설명 : 주어진 회로에서 생성되는 위상 노이즈를 분석하고 노이즈를 줄이는 방법에 대해서는 묻지 않습니다!

노이즈는 제로 크로싱 당 1 회 또는 1 MHz 신호의 사이클 당 2 회만 샘플링됩니다. 따라서 노이즈 대역폭이 1MHz보다 훨씬 넓 으면 스펙트럼이 샘플링 된 신호의 1MHz 대역폭으로 여러 번 접 히고 위상 노이즈의 PSD를 해당 대역폭 내에서 기본적으로 평탄한 것으로 간주 할 수 있습니다.

출력 위상 노이즈의 진폭은 비교기 임계 전압에서 사인파 (V / µs)의 기울기에 의한 입력 신호 노이즈의 진폭과 관련이 있습니다. 임계 값이 사인파의 평균 전압에 대해 대칭 인 경우 분석이 더 간단하여 양쪽에 동일한 기울기를 제공합니다. 위상 잡음의 진폭 (µs)은 단순히 가우스 분포를 갖는 잡음의 RMS 값과 같이 사용하려는 모든 단위로 단순히 잡음 전압을 기울기로 나눈 것입니다. 즉, 위상 노이즈의 PDF는 원래 전압 노이즈의 PDF (스케일링 후)와 동일합니다.

스펙트럼 밀도가 제공되는 방법에 따라 본질적으로 동일합니다

히스테리시스로 인한 위상 오차를 결정하십시오.

$\Theta_{low} = sin^{-1}(-0.3)$

$\Theta_{high} = sin^{-1}(0.3)$

순수한 사인파가 적용된 경우 히스테리시스로 인한 위상 오차입니다.

스펙트럼 밀도를 크기로 변환했거나 정규 분포로 가정한다고 가정합니다. MEAN 및 1 표준 편차를 생성합니다.

낮은:

$\Theta_{low_error\_mean} = sin^{-1}(-0.3) - sin^{-1}(-0.3 + mean)$

$\Theta_{low\_error\_+\sigma} = sin^{-1}(-0.3) -sin^{-1}(-0.3 + \sigma)$

높은:

$\Theta_{high\_error\_mean} = sin^{-1}(0.3) - sin^{-1}(0.3 + mean)$

$\Theta_{high\_error\_+\sigma} = sin^{-1}(0.3) -sin^{-1}(0.3 + \sigma)$

평균 및 표준 편차 "위상 오차"를 사용하면 위상 오차 분포 곡선을 재구성 할 수 있습니다.

그러나 ... 스펙트럼 밀도가 정규 분포를 따르지 않으면 보유하고있는 정보와 관련된 위상 오차 곡선을 재구성하기 위해 여러 특정 지점에서 오차를 도출해야합니다.

피크 피크 비율을 비교하는 신호 Vpp를 갖는 Npp의 약 10 %의 랜덤 노이즈 신호의 경우, 신호가 삼각형 파형 인 경우, 진폭 노이즈가 선형 방정식에서 위상 노이즈로 변환되는 신호 인 경우 S / N = 각 모서리에는 T / 2 지터 pp가 있습니다.

그러나 사인 기본 컴포넌트의 진폭은 Vpp 삼각 파형의 81 %이므로 기울기가 1 / 81 % 또는 1.23가 더 가파르므로 위상 노이즈는 히스테리시스가 피크 노이즈 레벨보다 높게 설정된 비율의 81 %로 감소합니다. .

따라서 각 에지의 지터는 Vpp / Npp 비율의 81 %입니다. Npp가 Vpp의 75 % 또는 Vpp / Npp 비율이 1.33에 도달하면 기울기가 삼각파와 일치 함을 알 수 있습니다.

일반적으로 지터 오류는 RMS 잡음 전력 및 비트 당 에너지 및 통계적 오류 확률로 측정되지만 모든 측정 시간 동안 시간 지터에 대한 문제의 관점에서 볼 수 있습니다.

이는 DC 오프셋 또는 비교기 포지티브 출력 피드백이 올바르게 바이어스되지 않아 발생할 수있는 비대칭 오류를 무시합니다. 위상 편이와 에지 지터는 또한 대략 20 % 미만의 레벨에 대한 % Npp / Vpp 역 SNR 비율의 81 %에 비례합니다.

예를 들어 노이즈가 pp 비율에서 10 % 인 경우 각 에지는 T / 2의 8.1 %의 지터를 갖습니다

제가 20 년 넘게 사용한 양식입니다.

나는 작은 50_ohm RF 모듈에서 집적 회로로 변환 한 워키 토키 회사에서 일했다. 전력 소비가 훨씬 적고 배터리 수명이 훨씬 깁니다. 그러나 송신기는 근처의 수신기를 감도를 떨어 뜨리기 때문에 제품의 배송을 방해하는 근접 위상 노이즈; 그들은 -150dbc / rtHz의 위상 잡음 레벨을 필요로했고 문제를 해결하는 방법을 몰랐습니다. 줄 다운. 배송비가 없습니다. 위 공식을 사용하고 프리스케일러 바이폴라 전류 조향 장치의 주파수 합성기 프리스케일러 및 rbb '에 대한 가정을 통해 프리스케일러의 총 Rnoise가 6,000Ω 미만이어야한다고 예측했습니다. 우리는 수학 / 물리학이 힘을 태워야한다고 예측하는 경우에만 선택적으로 힘을 태우고있었습니다.

ONNN Semi PECL에서 10GegaHertz의 대역폭과 60Ω (1nV / rtHz)의 Rnoise를 사용하고 슬루 레이트 0.8v / 40picoseconds를 사용하는 TimeJitter는 Vnoise = 1nV * sqrt (10 ^ 10) = 1nV * 10 ^ 5 = 100 microVolts입니다. RMS. 슬 루율은 20 볼트 / 나노초입니다. TimeJitter는 100uV RMS / (20v / nS) = 5 * 10 ^ -6 * 10 ^ -9 = 5 * 10 ^ -15 초 RMS입니다.

지터의 스펙트럼 밀도는 얼마입니까? 우리는 간단히 sqrt (BW) 10 ^ 5로 축소하여 5 * 10 ^ -20 초 / rtHz를 산출합니다.

귀하의 질문에 대해 : 1MHz, 1voltPeak, 20dB SNR 및 Tj = Vnoise / SR, 우리는 Vnoise = 1V / 10 = 0.1vRMS (모든 sin-peak-rms 비율 무시) SlewRate = 6.3 백만 볼트 / 초, TimeJitter = 0.1v /6.3Mega v / Sec = 0.1 * 0.16e-6 = 0.016e-6 = 16 nanoSeconds RMS.

편집 / 향상 : 죄를 구형파로 변환. 가장 위험한 것 중 하나는 CrystalOscillator sin을 레일 레일 구형파로 변환하는 것입니다. 숨겨진 휴지통 생성기의 우연 함 또는 알지 못하는 결과로 일반적인 불안감 마이크로 컨트롤러 클럭이 발생합니다. XTAL 인터페이스를 통한 전체 신호 체인, 증폭기 및 제곱 및 클럭 분배를 통한 전용 전원 레일이 제공되지 않는 한, 프로그램 관련 에너지에 의해 트리거되는 VDD 붕괴에 따라 명백하게 임의의 클록 타이밍이 발생하지만 전혀 임의적이지는 않습니다. 요구합니다. 클럭 에지에 닿거나 접촉하는 모든 회로는 다음을 사용하여 분석해야합니다.

ESD 구조는 문제입니다. 왜 3pF 커패시터 (ESD 다이오드)가 MCU 프로그램 관련 에너지 수요 이벤트를 CRYSTAL의 깨끗한 죄에 결합시킬 수 있습니까? 개인용 VDD / GND를 사용하십시오. 그리고 전하 제어를 위해 기판과 웰을 설계하십시오. XTAL 도메인에서 MCU 도메인으로 교차하려면 세 번째 와이어로 차동 전류 조향을 사용하여 예상 트립 지점을 통과하십시오.

이것이 얼마나 심각합니까? 일반적인 MCU 링잉을 0.5VPP로 고려하십시오. 3pF ESD와 27pF Cpi로 실행하면 10 : 1 감소 (임의의 인덕턴스 무시) 또는 2voltPP 크리스털 사인 위에 부과되는 0.05 voltPP가 발생합니다. 10MHz sin에서 SlewRate --- d (1 * sin (1e + 7 * 2pi * t)) / dt ---는 63MegaVolts / 초입니다. 우리의 Vnoise는 0.05입니다. 해당 시점의 지터는

Tj = Vn / SR = 0.05 볼트 / 63e + 6 볼트 / 초 == 0.05 / 0.063e + 9 ~~ 1 나노초 Tj.

MCU 클록에 대해 PLL을 사용하여 10MHz에 최대 400MHz까지 곱하면 어떻게됩니까? 400으로 나누기 FlipFlop (8 개)에 10Kohm Rnoise가 있고 2 볼트에 50 피코 초의 에지가 있다고 가정하십시오. FF의 대역폭이 1 / (2 * 50pS) = 10GHz라고 가정하십시오.

랜덤 노이즈 밀도 FF는 12nanoVolts / rtHz (4nv * sqrt (10Kohm / 1Kohm))입니다. 총 통합 잡음은 FF 당 sqrt (BW) * 12nV = sqrt (10 ^ 10Hz) * 12nV = 10 ^ 5 * 1.2e-9 == 1.2e-4 = 120 microVolts rms입니다. 8FF는 sqrt (8) 더 큽니다. 게이트 노이즈를 가정하고 sqrt (9)를 120uV * 3 == 360uVrms로 만듭니다.

SlewRate는 25 피코 초 / 볼트 또는 40 십억 볼트 / 초입니다.

Tj = Vn / SR = 0.36milliVolts / 40 십억 볼트 / 초 = 0.36e-3 / 0.04e + 12 = 9e-15 초 Tj.

오히려 깨끗해 보입니까? FlipFlip을 제외하고 VDD 휴지통을 거부하는 ZERO 기능이 있습니다. 인쇄물 쓰레기는 집을 찾고 있습니다.

조언으로, 비교기에 들어가기 전에 디자인에 저역 통과 필터를 추가하여 노이즈를 줄일 수 있습니다. 이 경우 신호의 고주파가 차단되며이 경우 노이즈가 발생합니다.

위상 노이즈의 주파수를 계산하기 위해 FFT를 사용하거나 신호의 스펙트럼 분석을 수행 할 수 있습니다. 주파수 스펙트럼은 신호의 주파수와 원치 않는 노이즈의 주파수를 제공합니다.

시간 영역 신호의 주파수 스펙트럼은 주파수 영역에서 해당 신호의 표현입니다. 주파수 스펙트럼은 신호의 푸리에 변환을 통해 생성 될 수 있으며 결과 값은 일반적으로 플롯과 주파수 모두에서 진폭과 위상으로 표시됩니다.

얻고있는 신호에 대한 방정식을 도출하고 푸리에 변환을 수행하여 주파수에 대해 진폭과 위상을 플로팅합니다.

입력 신호에서 잡음의 스펙트럼 밀도를 감안할 때 구형파의 위상 잡음을 어떻게 계산할 수 있습니까?

이것은 아마도 가치를 얻는 방법에 대한 생각입니다 ...

기본 기본 신호를 추적하는 VCO에서 구형파를 생성하기 위해 PLL (위상 잠금 루프)을 사용하고 싶을 것 같습니다. 슈미트 비교기는 좋은 시작이며 PLL을 훌륭하게 공급할 수 있습니다. PLL의 위상 비교기의 출력은 PLL의 VCO에 대한 제어 전압이 매우 매끄럽고 VCO에 지터를 최소화하기 위해 고역 통과 필터링되어야합니다.

위상 비교기의 원시 출력은 위상 노이즈를 매우 잘 측정 할 수 있습니다. 위상 노이즈가없는 경우 해당 출력은 매우 규칙적입니다.

어쨌든, 그것은 단지 생각입니다.