프로세서가 만들어진 실리콘 웨이퍼가 너무 민감하여 작업자가 특수한 옷을 입는다면 어떻게 프로세서를 탈착 할 수 있습니까?

YouTube에서 사람들이 프로세서를 분해 한 다음 프로세서 냉각에 더 나은 액체를 적용하는 많은 비디오를 보았습니다. 예 : i5 및 i7 Haswell 및 Ivy Bridge-전체 습득 자습서-(바이스 방법)

그러나 실리콘 웨이퍼는 모든 종류의 입자에 매우 민감하기 때문에 팹에서 일하는 사람들이 특별한 의상을 입는 것을 보았습니다.

프로세서를 제공 할 때 실제로 어떻게됩니까?

프로세스 단계 사이 에 먼지 나 먼지 입자가 쌓이면 오염 된 지점에서 다음 프로세스 단계가 실패 하기 때문에 웨이퍼는 제조 과정에서 매우 민감 합니다.

제조가 완료되고 칩이 마지막 층을 받으면 먼지가 더 이상 방해하지 않습니다.

열 확산 덮개가있는 데스크탑 CPU는 선택된 열 페이스트의 적용을 위해 적절한 표면 처리를 받게 될 것입니다.

다른 답변에서 언급하지 않은 것은 먼지에 매우 민감한 칩 자체가 아니라는 것입니다. 또한 공정의 각 단계마다 레지스트 층을 인쇄하는 데 사용되는 리소그래피 플레이트입니다.

Wikipedia의 이미지

엄청나게 진보 된 광학 장치는 이러한 본질적으로 "필름 네거티브"를 통해 웨이퍼의 레지스트 층으로 빛을 투사하는 데 사용됩니다. 이 네거티브는 플레이트의 오류 영향을 줄이는 데 도움이되는 실제 피처보다 몇 배 더 크지 만 피처 크기는 약 4-5 배 더 큽니다. UV 광은 이들을 통해 보여지고, 적절한 해상도로 레지스트를 노출시키기 위해 적절한 치수로 초점을 맞췄다. 현재의 공정 기술이 10nm까지 내려 가면서,이 석판은 사용 된 빛의 파장보다 몇 배 작은 피처를 인쇄하기 위해 회절 기술에 의존하기 때문에 "완벽"해야합니다. 먼지가이 판들 중 하나에 닿으면, 그 후 석판의 해당 영역으로 인쇄 된 모든 칩이 망가질 것입니다.

대기를 제외하고 패시베이션 층이 마지막 단계입니다. 이 층은 웨이퍼를 고온 산소 (낮은 성장 속도) 또는 증기 (높은 성장 속도)에 노출시킴으로써 형성된다. 결과는 1,000Å 두께의 이산화 규소이다.

집적 회로의 에지는 일반적으로 금속 및 임플란트가 순수한 실리콘 기판에 테이퍼링되는 "밀봉 링 (seal ring)"으로 이온 성 침입으로부터 보호된다. 그러나 조심하십시오. 시일 링은 IC의 에지를 따른 전도성 경로이므로, IC 의 에지를 따라 간섭 이 전달 될 수있다.

성공적인 칩 온 시스템을 위해서는 실리콘 프로토 타이핑 초기에 씰링 중단을 평가해야하므로 결정 성 노이즈가 과도하게 수행되어 격리 성능 저하, 노이즈 플로어의 손상을 알 수 있습니다. IC의 민감한 영역. 실링이 모든 클럭 에지에서 2milliVolts의 쓰레기를 주입하면 100 나노 볼트 성능을 달성 할 수 있습니까? 오, 평균화는 모든 악을 극복합니다.

편집 일부 정밀 정합 집적 회로를 삭제하면 실리콘에 가해지는 기계적 응력과 그 위에 수많은 트랜지스터, 저항, 커패시터가 변경됩니다. 응력의 변화는 결정축을 따라 실리콘의 미세한 왜곡을 변화시키고 압전 반응을 변화 시키며, 그렇지 않으면 일치하는 구조에서 근본적인 전기 오차 소스를 영구적으로 변화시킨다. 이 오류를 피하기 위해 일부 제조업체는 향상된 기능 (추가 트랜지스터, 추가 도핑 레이어 등)을 사용하여 사용 중 트림 동작을 추가합니다. 이 경우 모든 전원 공급시 집적 회로가 자동으로 교정 시퀀스를 실행합니다.

주석에 @WhatRoughBeast가 올바르게 언급했듯이 PCB에 배치 된 CPU 다이는 다이의 다른쪽에있는 미세한 구조를 노출시키지 않습니다. 다음과 같이 뚜껑없이 판매되는 저렴한 CPU가 있습니다.

당신이 경우 자세히 살펴 , 당신은 CPU가 먼지와 열 붙여 넣기뿐만 아니라 몇 긁힌 자국이 명확 다이의 측면에서 중요한 아무것도 의미 금이 코너뿐만 아니라 살아 있음을 확인할 수 있습니다.

WhatRoughBeast와 PlasmaHH가 말했듯이 여기서 핵심은 CPU 다이의 민감한 부분이 노출되지 않는 것입니다. 바닥 면만 노출 된 것으로 보입니다 (플립 칩 설계의 전형적인 특징).

칩이 뒤집 히지 않고 패시베이션 층이 존재하면 칩이 충분히 보호 될 것이라고 생각하는 경향이있다. 불행히도, 이것은 칩으로부터 입자를 절약 할뿐 아니라 와이어 본드가 부러 지거나 부서진 3D 구조 (공기 교량)와 같이 뚜껑이 찌그러져 발생하는 다른 우발적 손상은 아닙니다.

또한 패시베이션 층은 고주파에서 파운드리 공정을 심각하게 손상시킬 수 있기 때문에 항상 존재하는 것은 아닙니다. 이는 종종 MMIC (단일 마이크로파 집적 회로)에서 발생합니다. 나는 그것이 있다는 것을 긍정적으로 알지 못했다면 그것에 의존하지 않을 것입니다.

이 경우, 칩이 깨끗하지 않은 환경에서 노출 된 후 칩이 벗겨지는 것보다 델 리딩 프로세스 자체가 훨씬 더 위험합니다.