왜 우리는 매우 많은 수의 PCB (일반적으로 최대 4-6 개의 레이어)를 갖지 않습니까?

더 작고 작은 회로와 구성 요소를 만드는 데 많은 연구가 진행된 것으로 보이지만 특정 시점에서 문자 그대로 몇 개의 원자 폭을 가진 구성 요소와 보드를 설계 할 것입니다.

예를 들어 8 평방 인치의 보드를 5 평방 인치로 만드는 것보다는 10 평방 인치의 평평한 4 층이지만 8 평방 인치의 4 층 회로 기판을 만드는 데 회사가 왜 그렇게 많은 돈을 쏟는가? (8은 여전히 ​​가능하고 완료되었지만 왜 100 층 이상이라고 말하지 않습니까?)

이 같은 원리가 IC 설계에도 적용됩니까? IC는 일반적으로 몇 개의 층에 불과하고 얇은 시트로 퍼져 있습니까?

* 편집 : 의견에서 나에게 분명해진 한 가지는 회로 보드 설계에서 실제로 2 층 밖에 구성 요소를 배치 할 수 있다는 사실입니다. 그것은 제직 이외의 다른 것에 대해서는 내층을 불필요하게 만들 것이다. 인텔 프로세서와 같은 IC 설계는 어떻습니까? 바깥 쪽 두 레이어에 여전히 특수 구성 요소가 있습니까? 아니면 프로세서가 회로 보드보다 3D입니까?

이 iPhone PCB를 살펴 보겠습니다.

트레이스가 없으며 양쪽에있는 장치가있는 패드 만 서로 옆에 있습니다.

이것이 HDI (High Density Interconnect)입니다.

이것은 매우 깔끔합니다. 기본적으로 한쪽 또는 양쪽에 1-2 개의 외부 레이어가 매우 작은 기능으로 에칭되도록 추가 비용을 지불합니다. 어쨌든 주로 전력 및 접지면 인 내부 층은 규칙적인 저렴한 공정을 사용하여 에칭됩니다.

초소형 마이크로 비아는 패드에 레이저 천공되어 표면을 다음 고밀도 층에 연결합니다. 맹인과 매장 된 비아도 있습니다.

표준 PCB의 주요 문제는 비아입니다. 그들은 전체 보드를 통과하고 모든 층에서 공간을 먹습니다. 원하는 경우 레이어를 추가 할 수 있지만 여전히 구멍이 가득합니다! 그리고 그것은 비싸집니다. 비아 홀을 드릴 크기 아래로 수축시킬 수 없으며 드릴은 실제로 충분히 강해 져야합니다. 아시다시피, 전체 보드를 파손하지 않고 뚫을 수 있으므로 너무 작을 수 없습니다. 또한 모든 것이 올바르게 정렬되고 등록되어야합니다. 정밀한 물건은 싸지 않다.

그러나 마이크로 비아는 하나 또는 두 개의 매우 얇은 층을 통과하므로 레이저로 뚫을 수 있으며 구멍이 훨씬 작을 수 있습니다. 이 블라인드 / 매립 비아는 다른 레이어의 공간을 확보하고 더 많은 트레이스를 라우팅하고 컴포넌트를 양쪽에 배치 할 수 있습니다.

각 계층은 이러한 기술로 더 많은 것을 할 수 있습니다.

어떤 보드를보고 있는지 모르겠지만 경제적 인 의미에서 높은 레이어 수를 사용합니다. 최근에 PC 또는 휴대폰의 마더 보드를 보셨습니까? 저는 6 ~ 12 개의 층 PCB가있는 소형 특수 목적 제품을 정기적으로 연구합니다. 특히, 핀 수가 많은 BGA 패키지는 내부 볼에 대한 연결 (일명 "팬 아웃")을 만들기 위해 특정 수의 레이어가 필요합니다.

그러나 귀하의 질문의 일부는 이해가되지 않습니다. 일반적으로 4 개의 레이어가있는 10 평방 인치 보드를 8 개의 레이어가있는 5 평방 인치 보드로 교체 할 수는 없습니다. 그렇게 작동하지 않습니다. 부품은 외부 2 층에만 장착 할 수 있으므로 PCB 영역에 하한이 적용됩니다. 이러한 구성 요소와 내부 레이어 배선 사이의 연결에는 외부 레이어의 영역을 차지하는 비아가 필요합니다. 블라인드 및 매립 비아는 배선에 필요한 면적을 다소 완화 할 수 있지만 보드에 추가 처리 단계 및 비용을 추가합니다.

대부분의 경우, 보드의 크기는 패키징 (및 사용자 경험) 관점에서 가장 의미가있는 외부 커넥터 등의 배치에 의해 구성 요소의 수에 따라 적어지고 더 많이 지시됩니다. 예를 들어, 박스의 전면에서 후면으로 끝까지 뻗어있는 단일 "대형"PCB를 사용하면 케이블을 연결하여 두 개의 개별 어셈블리를 만드는 비용을 제거 할 수 있습니다. 그런 다음 디자이너는 구성 요소를 약간 분산시키고 더 적은 수의 레이어를 사용하는 "고급"기능을 갖습니다. 이 방법을 사용하면 최종 BOM 비용이 가장 낮습니다.

IC 설계에 대한 편집에 응답 : 실제로 IC에는 단 하나의 활성 구성 요소 계층 만 있으며 이는 양면 PCB보다 훨씬 제한적입니다. 그러나, 활성층의 최소 피처 크기는 전형적으로 상기 금속 배선층의 피처보다 훨씬 작으므로, 다수의 배선 층을 갖는 것이 상당한 이점이있다.

제한 요소는 모든 배선층에서 활성층으로의 비아가 모든 하부 배선층을 통과해야한다는 사실이되며, 그 하부층에서 실제로 배선이 얼마나 많이 수행 될 수 있는지를 제한합니다. 따라서 최하위 계층은 "가장 로컬"연결에만 사용되는 경향이 있고, 상위 계층은 전원 공급 장치 및 클럭 신호와 같은 광범위한 연결 및 전역 연결에 사용됩니다.

인쇄 회로 기판 설계자로서 비용이 많이 든다고 말할 수 있습니다. 최대 56 개의 보드를 설계했지만 비용이 성능만큼 문제가되지 않는 매우 구체적인 경우였습니다. 다른 제한 사항은 보드 두께입니다. 사용 된 라미네이트는 너무 얇을 수 있으며 14-16 레이어 이상에 모든 레이어를 추가하면 보드 두께가 표준 1.6mm를 초과하기 시작하고 56 레이어 보드의 경우 두께가 끝났습니다 5mm. 스루 홀 구성 요소를 사용하는 경우 이러한 부품의 두께가 2mm 이하인 보드에 맞도록 설계된 핀 길이를 갖는 문제가 발생하며,이 길이를 초과하면 납땜 할 핀이 충분하지 않아 실패합니다. 조립 품질에 대한 IPC 표준을 통과합니다.

IC 설계와 관련하여, 대부분 증착에 의해 제조가 진행됨에 따라 층 개념이 약간 다르지만, PCB와 동일한 방식으로 각 층에 시간이 걸리므로 비용이 든다.

우리는하다. PCB는 더 두껍지 않으면 16 층 두께로 진행됩니다.

IC는 하나의 트랜지스터 층과 그 위에 16-32 층의 와이어입니다.
2.5-d IC는 실리콘 웨이퍼 사이의 상호 연결을 통해 서로 위에 쌓여 있습니다.
3 차원 IC는 실제로 여러 층의 트랜지스터를 갖지만, 그렇게하는 제조사가 많지 않다.

레이어를 최소로 유지하려는 주된 이유는 단순히 비용 때문입니다. 많은 것을 생산할 때마다 1 페니가 든다. 더 많은 레이어 = 더 많은 시간과 더 많은 비용. 레이어가 필요할 때 레이어가 필요하고 녹색이 있으면 레이어가 필요합니다.

비용 절감이 주된 이유입니다.

80 년대 중반 메인 프레임에서 모회사는 200k sqft 공장을 구입하여 MOBO 크기로 50 개의 층 마이크로 그리드 트랙을 만들었으며이 보드를위한 프레스는 액침 도금을위한 액체 금 화학 물질로 가득 찬 큰 쓰레기 수거통 크기의 배트는 말할 것도 없었습니다.

R & D와 볼륨을 위해 매달 PCB를 구매할 때 비용 추정치가 기본적으로 구리 또는 두께 및 면적 * 층의 총 중량 인 몇 줄의 사양으로 줄일 수있었습니다. 따라서 더 얇게 만들지 않으면 레이어를 더 추가하면 비용이 추가됩니다. 추가 비용은 라우팅 및 홀 수량 및 크기의 표준 수준이었으며 현재 3 / 8mil 트랙과 간격으로 줄어든 8/8 mil 미만입니다.

메인 프레임 성능을 대체하는 비용은 메인 프레임 소유의 0.02 %에 불과한 고급 PC와 같습니다.

나를 위해 90의 엄지 손가락 규칙은 1oz Cu의 모든 층에서 평방 당 5 센트였습니다.

가장 얇은 PCB 프리 프레 그는 레이어 당 약 2mil에 해당하므로 약 30-32 개 이상의 레이어 (및 코어 없음)는 일반적인 1.6mm보다 두꺼운 보드를 필요로합니다.

14 레이어 보드 대 4 레이어 보드의 cm ^ 2 당 비용은 수량 100에서 약 5-6 : 1이고 수량 10에서 12 : 1입니다. 즉, 설정 비용과 가변 비용이 상당히 높습니다.

부품 수를 너무 가깝게 확보 할 수 있으므로 레이어 수가 많을수록 절감 효과는 크지 만 제한됩니다. BGA 또는 칩 스케일 패키지와 같은 가장 작은 패키지와 가장 작은 수동 부품 (예 : 0201보다 작은)을 사용하거나 매우 미세한 라인 (예 : 3 또는 4mil)을 사용하거나 블라인드 비아, 매립형 비아, 마이크로 비아를 사용하여 비용을 절약 할 수 있습니다. 지정자 인쇄를 생략합니다. 이들 각각은 동일한 수준의 안정성을 위해 더 많은 비용이 들고 더 높은 수준의 기술이 필요합니다.

일반적으로 높은 계층 수 보드는 동일한 연결성에 대해 더 많은 비용이 들며 (접지면이 많을수록 성능이 더 좋을 수 있으므로 동등한 기능을 말하지는 않음) 고정 비용이 훨씬 높으므로 적은 양이나 저렴한 장치에서 볼 가능성이 적습니다. .

스마트 폰은 비용이 정당화되는 예이지만 대부분의 제품은 가장 작은 IC 및 가능한 한 단단히 밀착 된 다른 패키지를 사용할 필요가 없습니다.

내가 이해하는 것처럼 IC는 연결을 위해 수십 층의 금속층을 사용할 수있다 (단순한 아날로그 칩이 아닌 10 억 개 이상의 트랜지스터를 가질 수있는 CPU와 같은 복잡한 디지털 IC).

2 층 (PTH 포함)으로 해결되는 문제가 있습니다. 일부 구성 요소 (또는 브리지 / 제로 옴 / ...)를 사용하지 않으면 추적이 교차 할 수 없습니다.

3 단계에서 해결되는 문제가 있습니다. 저레벨 또는 고주파 신호 트레이스의 접지 리턴이 트레이스 자체와 다른 경로에있어 접지 루프, 정의되지 않은 트레이스 임피던스, 유도 결합 및 나쁜 차폐가 발생합니다. 접지면은 최저 병렬 인덕턴스 루프를 형성하기 때문에 정확히 평행 한 접지 리턴 트레이스와 다소 비슷합니다.

4 개의 층이 해결해야 할 문제가 있습니다. 배전 배선은 신호 트레이스에서 공간을 차지하고 복잡성을 가중시킵니다.

저수준 또는 RF 아날로그 회로 및 디지털 (펄스) 및 / 또는 전력 회로는 접지를 공유하며, 후자에 의해 발생하는 가장 작은 접지 시프트는 전자에 의해 크게 증폭됩니다.

그 이상은 추가 복잡성 및 / 또는 추가 파워 레일을 제공합니다 ...

레이어 수를 결정하는 많은 요소가 있습니다.

1 . 전력 분배.

비교적 복잡한 보드에서 6 개 이상의 파워 레일을 보는 것은 드문 일이 아닙니다. 적절한 배포는 상당히 어려울 수 있습니다 (특히 PCI Express, 파이버 채널 4x 또는 10x, Infiniband, 10G 이더넷, SMPTE292 이상과 같은 고속 링크가있는 경우).

전원 요구 사항만으로도 여러 계층이 필요할 수 있습니다. 내가 14 년 전에 디자인 한 디렉터 급 Infiniband 스위치는 스위치 노드 보드에서 1.2V @ 100A를 가졌다. 헤드 업 디스플레이를 구동하기위한 고휘도 LED는 ~ 4.5V에서 15A를 소비했습니다. 이러한 유형의 요구 사항은 여러 전력 및 접지 레이어 에만 적용됩니다. 합니다. 이러한 경우 전력을위한 8 개의 층은 드문 일이 아닙니다.

2 . 고밀도 레이아웃.

층 수와는 별도로, 비아는 비용 동인입니다. 비아 수를 줄일 수 있다면 몇 개의 레이어를 추가하는 것이 더 저렴할 수 있습니다. 비아 홀 크기도 비용을 유발합니다. 0.3mm의 일반적인 최소 홀 크기는 일반적으로 많은 비용을 추가하지는 않지만 보드 두께의 가로 세로 비율을 8 : 1의 비아 드릴 크기를 초과하면 제작자는 이것이 드릴 비트 파손을 크게 증가시킬 것이라는 것을 알고 있기 때문에 확실히 것입니다. 층 수 를 늘리면 최소 구멍 크기 가 커질 수 있으므로 약간 닭고기와 계란 입니다.

3 . 많은 고속 인터커넥트.

고속 쌍은 여러 가지 이유로 단일 레이어 라우팅 (각 종단의 브레이크 아웃 만)에 가장 적합합니다. 2 개의 독립적 인 DDR3 2100 인터커넥트, 8Gb / s에서 32 개의 PCI Express 레인을 갖춘 PCB를 고려하십시오. 이 모든 것에는 여러 라우팅 계층이 필요합니다. 이것은 혼합 신호 (많은 민감한 아날로그) 환경에서 매우 어려울 수 있습니다.

물론 우리는 가장 비용 효율적인 레이어 수를 선택하지만, 가능한 최소값이 아니기 때문에 안정성 문제가 발생할 수 있습니다 (환형 링 크기를 통해 한계를 누를 때가옵니다).

답은 레이어 수는 응용 프로그램에 의해 결정된다는 것입니다. 우리가 4 개의 층으로 도망 갈 수 있다면 좋습니다. 종종 현실적이지 않습니다.

많은 수의 레이어가 실제로 가능하며 일부 응용 분야에서 사용됩니다.

그러나 실제로 비용과 신뢰성에 달려 있습니다.

이를 실제로 처리하려면 PCB 제조 공정을 이해해야합니다. 사실, 추가 한 모든 레이어는 제조 된 스택이 기능 테스트를 통과하지 못할 가능성이 높아집니다. 특히, 계층 간 및 계층 간 상호 연결은 연결되지 않을 수 있습니다. 따라서 제조 공정의 일부로 생성 된 많은 수의 스크랩 보드가 있습니다. 레이어가 많을수록 제조업체의 생산 비용이 증가하며, 이는 물론 귀하에게 전달됩니다.

또한, 제조 과정에서 테스트를 통과하더라도 현장에서 이러한 상호 연결이 실패 할 가능성도 레이어 수에 따라 크게 증가합니다.

물론 오늘날의 CAD 도구를 사용하여 다른 레이어를 추가하는 것이 더 쉬울 수도 있지만, 신중한 디자이너는 레이어 수를 최소화하여 비용을 낮추고 PCB 자체의 안정성을 극대화하기 위해 노력하고 있습니다. 종종 이는 약간의 재 설계, 영리한 핀 재 할당, 구성 요소 유형 변경 등을 의미합니다.

다른 레이어를 추가하기로 한 결정은 일반적으로 최후의 수단입니다.