공핍 PMOS 트랜지스터는 어디에 있습니까?

학교에서 저는 PMOS와 NMOS 트랜지스터, 향상 및 고갈 모드 트랜지스터에 대해 배웠습니다. 내가 이해하는 짧은 버전은 다음과 같습니다.

향상은 채널이 정상적으로 닫혀 있음을 의미합니다. 고갈은 채널이 정상적으로 열려 있음을 의미합니다.

NMOS는 채널이 자유 전자로 만들어 짐을 의미합니다. PMOS는 채널이 자유 구멍으로 만들어 짐을 의미합니다.

향상 NMOS : 양의 게이트 전압이 전자를 끌어 당겨 채널을 엽니 다.
PMOS 향상 : 음의 게이트 전압이 구멍을 끌어 채널을 엽니 다.
공핍 NMOS : 음의 게이트 전압이 전자를 격퇴하여 채널을 닫습니다.
공핍 PMOS : 양의 게이트 전압이 구멍을 막아 채널을 닫습니다.

생계를위한 설계 작업을 시작한 지 6 년이 지났으며 적어도 한 번은 고갈 PMOS 트랜지스터를 원했습니다 (또는 적어도 원한다고 생각했습니다). 예를 들어, 전원 공급 장치의 부트 스트랩 회로에 좋은 아이디어 인 것 같습니다. 그러나 그러한 장치는 존재하지 않는 것 같습니다.

공핍 PMOS 트랜지스터가없는 이유는 무엇입니까? 그것들에 대한 나의 이해가 결함이 있습니까? 그들은 쓸모 없습니까? 구축이 불가능합니까? 다른 트랜지스터의 저렴한 조합이 선호되도록 구축하는 데 비용이 많이 듭니까? 아니면 그것들이 밖에 있는데 어디를 볼지 모르겠습니다.

위키는 말합니다 ...

공핍 모드 MOSFET에서 디바이스는 일반적으로 제로 게이트 소스 전압에서 ON입니다. 이러한 장치는 논리 회로에서 부하 "저항"으로 사용됩니다 (예 : 공핍 부하 NMOS 논리). N 형 공핍 부하 장치의 경우 임계 값 전압은 약 –3V 일 수 있으므로 게이트 3V를 음수로 끌어서 끌 수 있습니다 (비교는 NMOS의 소스보다 드레인이 더 양수 임). PMOS에서는 극성이 반대로됩니다.

따라서 공핍 모드 PMOS의 경우 일반적으로 0V에서 ON이지만 전원을 끄려면 공급 전압보다 높은 게이트에서 3V 이상이 필요합니다. 그 전압은 어디에서 얻습니까? 나는 그것이 드문 이유라고 생각합니다.

실제로는 전력 MOSFET 용 하이 사이드 스위치 또는 로우 사이드 스위치라고합니다. 그들은 처리 비용이 거의 두 배인 것과 동일한 칩에서 향상 모드와 고갈 모드를 결합하지 않는 것을 선호합니다. 이 특허는 일부 혁신과 더 나은 물리적 디스크를 정의합니다. 내가 기억할 수있는 것보다 http://www.google.com/patents/US20100044796

제안하는 것이 가능하지만 성능이 핵심 문제 일 수 있습니다. 그러나 낮은 ESR에 도달하면 MOSFETS는 전압 제어 스위치와 유사하며, 경우에 따라 최대 피크에 대해 0.6 ~ <2V 인 양극성 트랜지스터와 달리 광범위한 DC 전압에서 ESR이 변경됩니다. 또한 MOSFET의 경우 소스의 부하와 ESR을 볼 때 임피던스 게인이 50 ~ 100 인 것으로 생각하는 것이 좋습니다. 따라서 100 : 1을 사용하는 경우 1ohm MOSFET을 구동하려면 100ohm 소스가 필요하고 10mΩ MOSFET을 구동하려면 10ohm 소스가 필요합니다. 보수적은 50 : 1입니다. 이는 정상 상태 게이트 전류가 아니라 스위치의 전환 기간 동안에 만 중요합니다.

바이폴라 hFE가 급격히 떨어지기 때문에 전원 스위치에 포화 상태 일 때 hFe가 10-20으로 양호하다고 간주하십시오.

또한 전환 중에 MOSFETS를 충전 제어 스위치로 간주하므로 빠른 전환을 수행하고 정류 링잉을 피하거나 낮은 ESR 게이트 드라이브를 사용하여 게이트 커패시턴스 및 게이트에 반사되는 부하를 구동하기 위해 큰 전하를 사용할 수 있어야합니다. 브릿지 크로스 오버 쇼츠. 그러나 그것은 디자인 요구에 달려 있습니다.

정보가 많지 않기를 바라며 특허는 장치 물리학 측면에서 모든 PN 유형 고갈 및 향상 모드에서 작동하는 방식을 설명합니다.