이 플립 칩 BGA의 밑면에 왜 작은 노치가 있습니까?

ARM SoC가있는 임베디드 시스템을 리버스 엔지니어링하고 있습니다. 데이터 시트가 전혀 없으므로 조사에 깊이 들어가고 있습니다.

뚜껑이없는 플립 칩 BGA에 패키지되어 있습니다. 다이가 장착 된 캐리어 기판은 핀의 기능에 대한 단서를 제공하므로 현미경으로 SoC를 조사했습니다.

나는 솔더 마스크와 구리의 외부 층을 뚫은 많은 노치가 있음을 발견했다. 그들은 공 사이의 흔적을 자릅니다.

BGA의 밑면 개요 :

노치의 일부보기 :

깊이를 보여주는 비스듬한보기 :

노치로 절단 된 흔적 :

필자의 초기 생각은 장치가 비닝 된 후 장치를 구성하는 데 사용되었다는 것이 었습니다. 452 핀 BGA 패키지에서는 50 개가 넘습니다. 그들은 무엇을 위해 사용됩니까?

나는 또한 그들이 어떻게 만들어 지는지 흥미 롭다. 그것들은 단지 0.25mm 길이이고 에칭과 레이저를 거의 배제한다는 점에서 매우 정사각형이며 언더컷이 없습니다. 기계적인 방법이 어떻게 그렇게 균일 한 바닥을 얻는 지 알 수 없습니다.

링크는 도금을 위해 패드를 함께 묶는 것이라고 생각합니다. 내가 맞다면 모든 단일 패드는 한 번 외부에 연결되었습니다. 상단의 패턴에서 흔적이 사라지는 것을 볼 수 있습니다. 도금 후 CNC는 연결부를 라우팅합니다.

다수의 볼 패드는 접지 및 공급 레일을 위해 그룹으로 묶여 있으므로 각 그룹마다 단일 트레이스 만 필요합니다.

가장자리 커넥터 패드 도금과 유사한 작업이 종종 수행됩니다. 연결은 나중에 밀링됩니다. 나는 또한 임시 연결을 끊기 위해 구멍이 뚫린 보드에서 이것을 보았습니다.

나는 당신이 장치 구성에 대한 올바른 길을 가고 있다고 생각합니다. 그것들은 레이저 가용성 링크 인 것으로 보이고, 일부 "슬롯"은 맨 기판을 나타내고, 다른 것들은 구리를 그대로 유지하고, 일부는 구리를 타원형 슬롯으로 나타냅니다.

이들이 사용되는 데는 여러 가지 이유가있을 수 있습니다.

• SoC 수율을 높입니다. 칩은 RAM 뱅크와 같은 구성 요소의 n + 1을 가지며 테스트 중에 n 개의 좋은 구성 요소가 선택됩니다.
• 제품군의 다른 장치에 공통 BGA 풋 프린트를 사용하십시오.
• 다른 제조업체의 다이에서 공통 BGA 풋 프린트를 사용하십시오.
• 고유 한 ID (예 : MAC 주소)를 SoC에 프로그래밍하십시오.
• 시장에 따라 표준 장치의 BGA 설치 공간을 변경하십시오.

슬롯이 기판에 들어가는 흔적이 아닌 BGA 볼 사이에서 개방 회로처럼 보이기 때문에 마지막 이유가 의심됩니다. 저렴한 가격의 장치에서 단일 장치를 제조 한 다음 외부 메모리 버스, 인터페이스 포트 등과 같은 기능을 손상시킵니다.

내 의견으로는 금속 트랙 사이의 임피던스 매칭을 최적화하는 것일 수 있습니다.

우리가 볼 수 있듯이 보이는 층 (땜납 마스크 아래의 첫 번째 층)에 경로가 있습니다. 해당 라인의 전송 모드는 마이크로 스트립 또는 동일 평면 접지 유형입니다.

설계자들은 PCB 스택 업의 다른 레이어에 더 이상 사용할 수있는 영역이 없기 때문에 해당 라인을 통과시켜야 할 것입니다 (얼마나 많은 레이어입니까?).

왜 임피던스 매칭인가? 디지털 (및 아날로그 신호)의 오류 및 신호 손실을 최소화하고 "눈 다이어그램"을 열려면 임피던스를 일치시켜야합니다.

따라서 "노치"가 연결된 패드 사이에만 있다는 것을 알 수 있습니다. 그들은 특정 주파수 대역 (GHZ 이상의 작은 대역폭)을 위해 설계된 "매칭 네트워크"를 형성하고 있습니다.

볼 패드에서 디자인을 보면 고주파에서 인덕턴스처럼 행동하는 매우 얇은 선이 이어지고, 고주파수에서 커패시턴스처럼 행동하는 더 큰 선 (직사각형 노치)이 이어집니다. 다른 패드에 닿을 때까지가는 선.

나에게는 전형적인 인덕턴스-커패시턴스-인덕턴스 매칭 네트워크처럼 보인다.

일치하는 노치를 고려하지 않으면 이진 오류율이 높아 성능이 떨어지는 디지털 전송이 발생합니다.