연산 증폭기 회로의 노이즈는 어떻게 계산합니까?

나는 이것을하는 방법을 알고 있다고 생각 하지만 서로 모순되는 많은 다른 지시 사항과 계산기를 온라인에서 찾을 수 있습니다. 연산 증폭기 회로의 자체 노이즈 (열 노이즈, 샷 노이즈 등을 포함하지만 외부 소스의 간섭은 포함하지 않음)를 계산하는 명확하고 간결한 절차를 아직 찾지 못했으며 많은 사람들이 분명히 언급 한 소스 중 하나 이 오류의 수를 내가 여기 물어 가장 잘 설명 할 수있는 사람을 볼 수 있도록.

예를 들어,이 회로의 출력 잡음을 어떻게 계산합니까?

차동 연산 증폭기 회로

어떤 소음원이 포함되어 있습니까?

연산 증폭기 내부 입력 전압 잡음
연산 증폭기 내부 입력 전류 잡음
저항 열 노이즈
연산 증폭기 출력단 노이즈?

각 구성 요소의 기여도를 어떻게 계산합니까? 노이즈 구성 요소를 어떻게 결합합니까? 입력 등가 노이즈에서 출력 노이즈를 얻는 데 어떤 이득을 사용합니까? 게인은 어떻게 계산합니까? 신호 게인과 동일합니까? 어떤 종류의 단순화와 지름길을 만들 수 있으며 결과는 실제와 어떻게 다릅니 까?

등

— 내배엽
소스

답변:

어떤 노이즈 소스를 고려해야하는지에 대한 질문은 얼마나 심각한 지에 달려 있습니다. 귀하의 질문은 주변 회로의 간섭 (내부 / 외부 노이즈)으로 인한 노이즈가 아니라 연산 증폭기에서 발생하는 노이즈에 관심이 있음을 나타냅니다.

사물을 비교하기 위해 모든 잡음을 연산 증폭기의 입력 (RTI)이라고합니다. 이론적으로 모든 노이즈 소스를 해당 포인트로 참조하는 한 회로의 모든 포인트가 작동 할 수 있지만 모든 노이즈 소스가 입력 핀에 직접있는 것처럼 작동하는 것이 일반적입니다. 소스에는 저항의 노이즈, 연산 증폭기의 입력 핀으로 흐르는 전류에 의해 생성 된 노이즈 및 입력 핀 사이의 전압으로 간주 될 수있는 노이즈가 포함됩니다.

이 Q & A 스타일 소스 와 Analog Devices의 직원이 저술 한 1969 (!)의이 멋진 기사에서 매우 좋은 토론 이 있습니다.

이러한 소스의 모든 내용을 다시 입력하지 않으면 다음과 같은 몇 가지 규칙이 있습니다.

저항 값이 높을 때 (약 100k 또는 약 1M), 잡음이 비례하여 회로가 높은 대역폭을 위해 설계된 경우 저항의 잡음이 나 빠진다 $\sqrt{4k \cdot T \cdot B \cdot R}.$

R을 최소화하려고 시도하고 가능한 경우 대역폭 B를 제한하려고 시도 할 수 있습니다. 회로를 액체 질소 (저온 T)에 넣을 수 있지만 Boltzmann 상수가 낮으므로 Boltzmann 상수를 낮출 수 없습니다 (인용 부호) Analog Devices 에서 도난당한 경우 ).

전류 잡음, 즉 연산 증폭기 입력으로 흐르는 전류에 의해 생성 된 잡음은 입력 주변의 저항 ( , )에 의해 잡음 전압으로 변환되어 회로의 이득에 의해 증폭됩니다. 이것은 특히 고 저항 회로의 경우 입력 전류가 매우 낮은 연산 증폭기를 선호하는 이유 중 하나입니다. $R_f$ $R_g$

전압 잡음은 실제 연산 증폭기가 입력 핀 사이의 전압을 완전히 무효화 할 수 없기 때문에 발생합니다.

모든 노이즈 소스는 서로 독립적이기 때문에 제곱의 합의 제곱근으로 결합 될 수 있으며, 이는 모든 소스가 RTI 인 경우에만 작동합니다.

— 제보
소스

"볼츠만은 죽었다"는 +1이지만 차갑습니다.

— tyblu

개별 노이즈 소스는 서로 독립적이기 때문에 제곱합의 제곱근으로 결합되어야합니다.

— Barry

@Barry-감사합니다. 답변을 수정했습니다.

— zebonaut

좋아, 나는 지금 이것을하는 방법을 알고있다.

계산해야 할 3 가지 주요 소음원이 있습니다.

저항 자체의 열 잡음
연산 증폭기 자체의 전압 노이즈
저항과 상호 작용하여 전압 노이즈를 생성하는 연산 증폭기의 전류 노이즈

{아르 자형}_{이자형 큐} = ({아르 자형}_{미디엄} + {아르 자형}_{에스} + {아르 자형}_{피}) ” ({아르 자형}_{에프} + {아르 자형}_{지})

$R_\mathrm{eq}=(R_\mathrm{m}+R_\mathrm{s}+R_\mathrm{p})\|(R_\mathrm{f}+R_\mathrm{g})$

예를 들어, Rs = 100Ω, Rm = Rp = 1kΩ 및 Rf = Rg = 100kΩ이면 Req = 2.1kΩ입니다.

V_{엔} = \sqrt{4 {케이}_{비} 티 아르 자형 Δ 에프}

$v_\mathrm{n}={\sqrt {4k_{\text{B}}TR\Delta f}}$

예를 들어, 27 ° C에서 오디오 대역폭이 22kHz 인 Req = 2.1kΩ 인 경우 저항은 0.87μV _RMS = -121dBV 입력 노이즈를 발생시킵니다.

그런 다음 데이터 시트에서 연산 증폭기의 전압 및 전류 노이즈를 찾으십시오. 일반적으로

$R_\mathrm{eq}$
$R_\mathrm{eq}$

$\tilde v$

V_{아르 자형 미디엄 에스} = \tilde{V} \cdot \sqrt{Δ 에프}

$v_\mathrm{RMS}=\tilde v \cdot \sqrt{\Delta f}$

V_{티 영형 티 ㅏ 엘} = \sqrt{{V_{아르 자형}}^{2} + {V_{영형 피}}^{2}}

$v_\mathrm{total}=\sqrt{{v_\mathrm{R}}^2+{v_\mathrm{OP}}^2}$

전류 노이즈는 FET 입력 연산 증폭기와 관련이 없을 수도 있으므로 출력 노이즈 계산으로 건너 뛸 수 있습니다. 입력 노이즈에 증폭기의 게인을 곱하면됩니다. 그러나 신호 게인이 아니라 " 잡음 게인" 을 곱해야합니다 . 앰프의 노이즈 게인을 찾으 려면 기존 소스를 단락 회로로 변환하고 테스트 전압 소스를 앰프의 비 반전 입력과 직렬로 연결하십시오.

나는 = \frac{V_{영형 유 티}}{{아르 자형}_{에프} + {아르 자형}_{미디엄} + {아르 자형}_{에스} + {아르 자형}_{피} + {아르 자형}_{지}}

$I=\frac{V_\mathrm{out}}{R_\mathrm{f}+R_\mathrm{m}+R_\mathrm{s}+R_\mathrm{p}+R_\mathrm{g}}$

V_{t}

$V_\mathrm{t}$

V_{티} = 나는 ({아르 자형}_{미디엄} + {아르 자형}_{에스} + {아르 자형}_{피})

$V_\mathrm{t}=I(R_\mathrm{m}+R_\mathrm{s}+R_\mathrm{p})$

\frac{V_{영형 유 티}}{V_{티}} = \frac{{아르 자형}_{에프} + {아르 자형}_{미디엄} + {아르 자형}_{에스} + {아르 자형}_{피} + {아르 자형}_{지}}{{아르 자형}_{미디엄} + {아르 자형}_{에스} + {아르 자형}_{피}}

$\frac {V_\mathrm{out}}{V_\mathrm{t}} = \frac {R_\mathrm{f}+R_\mathrm{m}+R_\mathrm{s}+R_\mathrm{p}+R_\mathrm{g}}{R_\mathrm{m}+R_\mathrm{s}+R_\mathrm{p}}$

더 자세한 단계

보다 정확한 계산을 위해 수행 할 수있는 몇 가지 추가 단계가 있습니다.

$R_\mathrm{eq}$ $R_\mathrm{eq}$

V_{티 영형 티 ㅏ 엘} = \sqrt{{V_{아르 자형}}^{2} + {V_{V}}^{2} + {V_{나는}}^{2}}

$v_\mathrm{total}=\sqrt{{v_\mathrm{R}}^2+{v_\mathrm{V}}^2+{v_\mathrm{I}}^2}$

$\tilde v(f)$

— 내배엽
소스

나는 이것이 오래된 실이라는 것을 알고 있지만 지금 나는 비슷한 것을 직면하고 있습니다. 답에서 동등한 저항을 계산할 때 혼란 스럽습니다. 당신은 (m + s + p)는 (f + g)와 평행을 이룬다 고 말합니다. 이것을 어떻게 볼 수 있는지 설명하거나 기본적으로 동등한 다이어그램을 추가 할 수 있을까요? 이것을 볼 수 있도록 Rp와 Rs가 모두 연산 증폭기 출력과 접지로 단락되어 있습니까?

— teeeeee

@teeeeee은 "전압 소스가 단락 (접지)으로 변환 된 상태에서 회로 외부로 보이는 연산 증폭기의 입력에서 보이는 등가 저항을 찾고 싶다"고 말했다.

— endolith

다시 말해 @teeeeee, op-amp를 제거하고 출력이 제어 된 소스이므로 접지를 위치시킨 다음 입력 단자가 있던 곳에 저항계를 연결하십시오. 그들이 함께 단락되어 있으므로, Rf는 Rg를 같이 접지 될 것입니다

— endolith

이 문제에 대한 나의 투쟁을 용서해주십시오. 그러나 나는 아직도 그것을 보지 못하고 있습니다. 음의 측면을 접지로하여 각 입력에 저항계를 직렬로 배치하는 것을 의미합니까? 아니면 핀을 통해 효과적으로 연산 증폭기 내부에있는 단일 것입니까? 연산 증폭기의 입력 전류 잡음이 미치는 영향을 계산하는 것이 목표가 아닙니까? 또한 전압원을 제거하고 단락시키기 위해 단락 시키십니까? 시간이 있으면 스케치가 정말 도움이 될 것입니다. 저항계를 추가하고 출력을 연마하는이 기술이 설명되어있는 참고 자료를 말씀해 주시겠습니까? 당신의 인내심에 감사드립니다!

— teeeeee '10

@teeeeee 답변에 이미지 추가

— endolith