OpAmp가 VCC / GND에 도달하는 것을 정확히 막는 것은 무엇입니까?

그래서 OpAmps에 대해 읽고 Ltspice로 약간 시뮬레이션했습니다. LM324 OpAmp를 사용하여 간단한 Integrator를 만들고 포지티브 레일에 가까워 지지만 실제로는 정확하지 않습니다.

OpAmp가 정확한 양의 레일 값에 도달하지 않는 원인은 무엇입니까? OpAmp 내부의 회로가이를 제한합니까?

operational-amplifier

— 칼 S.
소스

회로도 없음 ??

— Mitu Raj

CMOS 기술에 기반한 opamp는 공급 레일에 거의 도달하는 "레일 투 레일"출력 (및 일반적으로 입력도 포함)이 있습니다. 출력을 너무 많이로드하지 않는 경우입니다.

— Bimpelrekkie

순방향 구동 게이트가 많은 CMOS opamp는 Rout << 1ohm을 가질 수 있습니다. 1Kohm Rload를 사용하면 Vout이 레일에서 0.1 % 떨어져 있습니다. 예를 들어, 0.6u 프로세스에서, FET의 Rout은 1 / (K * W / L * Ve)이고; 100uA / volt ^ 2 * 1,000 / 1 * 5V 인 경우 Rout은 1 / 0.5 amp / volt 또는 2ohm입니다. Nch FET가 100/1의 1,000 / 1 또는 10 스트라이프라고 가정합니다.

— analogsystemsrf

그림 1. LM324 연산 증폭기 내부 회로.

Darlington 트랜지스터 쌍, Q5 및 Q6이 출력을 높게 구동하면 Q5와 Q6을 켜야합니다. Q5와 Q6의베이스 이미 터 접합은 각각이 회로에서 가장 기대할 수있는 V +-1.4V 인 이유 때문에 0.7V 정도 떨어집니다. Q5의 기본 전류는 100µA 전류 소스에서 나옵니다. 그것의 전압 강하도 허용하십시오.

음의 스윙을 할 때 Q13은 접지 경로를 제공합니다. 전원을 켜려면 Q12가베이스를 낮춰야하기 때문에 약간의 개선 된 문제가 있습니다.

상단 및 하단 드라이브 회로에 대한 각 사례를 시뮬레이션하고 각 경우의 최소 및 최대 출력 전압이 무엇인지 확인할 수 있어야합니다. 그런 다음이를 데이터 시트와 비교하십시오.

전압 범위는 부하 Iout이 증가함에 따라 저하됩니다 (mA).

— 트랜지스터
소스

그러나 출력 단계를 단일 PNP 단계 (달링턴 없음)로 교체하면 훨씬 더 잘 수행 할 수 있습니다. 이것이 일반적으로 수행되지 않는다는 사실은 트랜지스터의 한계에 대해 많은 것을 말합니다.

— WhatRoughBeast

그렇기 때문에 일부 연산 증폭기 설계에는 Vcc에 연결된 출력에 풀업 저항이 있습니다. 이것은 p 채널 mosfets 또는 pnp 트랜지스터에 더 나은 'off'전압을 제공합니다.

— Sparky256

문제 없어요. 최대 스윙 범위 {Vpp / Io}는 DC 이미 터 전류 싱크로 인해 비선형이며 Vo> 2Vdc (Vee 이상)보다 ESR이 가장 낮습니다. CE) Vce (토). CE는 포화 상태 일 때 스위치로 바뀌는 전류 펌프이므로 낮은 ESR 출력의 경우 2 단계 이상의 Common Collector를 사용합니다.

— Tony Stewart Sunnyskyguy EE75