왜 평등을 고집합니까?

응용 프로그램에서 SPI 주변 장치를 사용하고 있습니다. 주변 장치는 15 개의 데이터 비트와 오류 감지를위한 짝수 패리티 비트를 포함하는 패킷을 반환합니다.

따라서 모두 0과 모두 1이 패리티 검사를 통과합니다.

이것은 내 마이크로 컨트롤러가 가장 일반적인 유형의 오류를 감지 할 수 없음을 의미합니다. 이 경우 수신 된 비트는 모두 0이며 패리티 검사를 통과합니다.

주변 장치 제조업체가 홀수 패리티를 구현하는 것이 쉬울 것이라고 가정하면 내 질문은 다음 과 같습니다 . 이 경우 짝수 패리티가 가장 일반적인 유형의 오류를 잡을 수 없다는 사실을 보완하기 위해 짝수 패리티의 다른 이점이 있습니까?

단일 패리티 비트는 오류가있는 단일 또는 홀수 비트의 존재 만 검사 할 수 있으므로 주변 장치의 연결이 끊어졌을 때이를 감지하는 것이 너무 많은 것으로 예상됩니다.

그러나 많은 시스템은 주변 장치가 없을 때 연속적인 일련의 1을 생성하며 이는 리턴 데이터 라인의 간단한 풀업 저항으로 달성 할 수 있습니다. 연결된 주변 장치에서 실제 8 비트 데이터가 반환되면 10 진수 255가 전송 될 때 패리티 비트가 0이됩니다. 따라서 이러한 상황에서 패리티조차도 주변 장치의 연결이 끊어진시기를 감지 할 수 있습니다.

홀수 패리티가 사용 된 경우 8 개의 높은 비트 (10 진수 255)는 높은 패리티 비트를 초래하므로 주변 칩의 손실을 감지하는 수단으로 홀수 패리티를 사용할 수 없게됩니다.

코스 말.

패리티 또는 모든 블록 오류 감지는 데이터 전송 자체 내의 오류를 감지하기위한 것입니다. 패리티가되어 있지 데이터 전송이 일어나고 있는지 여부를 감지하도록 설계.

전송 라인이 주어지면 몇 가지 다른 종류의 우려가 있습니다. 여기서 관련된 두 가지는 : 1) 회선 자체의 명백한 고장 및 2) 특정 전송 내의 데이터 오류를 차단합니다. 덜 적절한 다른 것들은 예를 들어, 잘못된 라인 전압, 프로토콜 오류 또는 보안 오류입니다. 패리티는 2가 아닌 1에 도움이됩니다. 전송 회선의 한쪽 끝에있는 서브 시스템이 1 (직접 연결 실패)에 대처하려면 다른 프로토콜 기능이 필요합니다.

단일 패리티 비트의 오류 탐지 속도는 종종 50 %보다 높습니다. 이 속도가 정확히 무엇인지는 프로토콜에서 데이터 세그먼트의 추론에 따라 다릅니다. 패킷 (MSB) 1011010111011110이 있고 마지막으로 전송 된 비트에 단일 비트 오류가 있다고 가정하면 패리티 검사가 실패하고 패킷을 올바르게 거부합니다. 마찬가지로 첫 번째 비트 (패리티 비트)에 데이터 오류가 있으면 패킷이 거부됩니다.

하드웨어에서이 검사를 수행하는 것은 매우 간단하며 복잡한 처리가 필요하지 않습니다. 비트 오류율이 비교적 낮은 애플리케이션에서 가비지 수집 소프트웨어 스택을 실행하는 프로세서에서 생성 된 클럭 스큐 또는 클럭 신호와 같은 것을 제거하는 데 유용합니다.

SPI는 단일 비트 오류율이 회선 손실에 크게 의존하지 않는 짧은 전기 연결 회선을 위해 설계된 물리적 링크 프로토콜입니다. 손실이 많은 라인에서 무언가를 실행하는 경우 패리티보다 더 강력한 것이 필요합니다. 이것은 실제로 SPI가하는 일이 아닙니다.

장치가 여전히 연결되어 있는지 확인하려면 스택에서 더 높은 것을 시도하십시오. 이에 비해 TCP / IP (특히 IP)는 많은 802.x 이더넷 사양에 패리티 비트를 지정하지 않습니다. 반면에 IP는 복잡한 "당신이 있습니까?" 실험 계획안. SPI에서 무엇을 실행하고 있습니까? 데이터 링크 관리에 대한 답이있을 것입니다.

홀수보다 패리티의 명백한 이점은 없습니다. 통신 및 저장 방식에서 패리티 극성 (홀수 또는 짝수)을 선택하여 가장 가능성이 높거나 가장 높은 실패 모드를 포착해야합니다.

당신이 말한 것처럼, 응답하지 않는 대상 또는 깨진 데이터 수신 와이어는 MISO 라인이 높거나 낮게 고정 될 수 있습니다.

SPI를 통한 바이트와 같은 짝수의 비트를 통신 할 때 홀수 패리티 비트는이 all-1 또는 all-0의 데이터에서 결함을 감지하지만 패리티는 그렇지 않습니다.

그러나 SPI를 통해 15 비트를 사용하는 응용 프로그램에서와 같이 홀수 비트를 통신 할 때 확실한 승자는 없습니다. 패리티조차도 all-1의 경우 결함을 감지하지만 all-0의 경우는 누락됩니다. 반대로 홀수 패리티는 all-0의 경우 결함을 감지하지만 all-1의 경우는 누락됩니다.

짝수 또는 홀수 패리티의 이점에는 거의 차이가 없습니다. 하나의 인버트 게이트를 사용하여 하나를 다른 것으로 변환 할 수 있습니다. 패리티 비트의 주요 목적은 해당 값에서 15 비트 만 확인하는 것입니다. 다른 일을하는 것이 목적이 아닙니다. 칩이 없거나 결함이 있거나 연결이 끊어진 것을 감지 할 수는 없습니다. 연결 해제가 가장 일반적인 유형의 오류라고 언급했습니다. 그것은 중요하지 않습니다. 패리티 비트는 해당 유형의 오류를 감지 할 수 없습니다.

당신은 이것에 대해 의문을 가질 권리가 있습니다. 나는 평등에 대한 동일한 비판을 가지고 있습니다. 예에서와 같이 패리티 비트를 추가하기 전에 홀수 개의 데이터 비트를 사용하는 경우와 마찬가지로 패리티조차도 0과 1을 모두 유효한 전송 단어로 허용하므로 데드 링크 또는 데드 칩을 감지하는 데 쓸모가 없습니다. Tony M의 이전 답변은 이와 관련하여 잘못되었습니다. 증거는 여기 7 비트 데이터 예제 표를 참조하십시오 .- https://en.wikipedia.org/wiki/Parity_bit

그러나 홀수 패리티는 모든 0 또는 1의 경우에 반대 상태 비트를 삽입하여 링크와 칩이 살아 있음을 증명하므로이 경우 훨씬 더 나은 선택이됩니다.