TTL 신호 지연

9

주어진 시간 (약 1 초, 트리밍 가능)만큼 입력 신호를 지연시키는 회로를 설계해야합니다. 지연은 수동 부품 (저항 또는 커패시터)을 사용하여 설정해야합니다. 입력 신호는 기본적으로 특정 시간에 높은 값을 유지하고 일정 시간 동안 높은 상태를 유지 한 다음 (100ms는 좋은 값이어야 함) TTL 레벨입니다.

펌웨어 인증 프로세스가 너무 비싸서 마이크로 또는 기타 프로그램 가능한 장치를 사용할 수 없습니다.

Schmidt 트리거 비교기에 RC 네트워크 피드를 사용하는 작동 솔루션을 실현했습니다 (RC 전압 레벨에 대한 입력에 고정 전압 참조가 있음). 두 가지 주요 이유로이 솔루션에 매우 만족하지 않습니다.

필요한 지연은 상당히 부정확 한 큰 대문자를 의미합니다.
입력 신호 하이 레벨은 적어도 '지연'만큼 지속되어야한다.

전반적인 요구 사항 :

지연 시간 1 초 +/- 500ms 정확도 +/- 10 %
지연된 이벤트는 합리적인 시간 동안 지속되어야합니다. 최소 100ms (및 200ms 미만)라고합시다.

delay

— 기이 한
소스

4

또는 적절한 클럭 신호를 사용할 수있는 경우 시프트 레지스터를 사용할 수 있습니다

— Richard the Spacecat

1

무엇을 일으키는 원인과 출력 신호의 요구 사항이 주석이 달린 입력 신호 및 출력 신호 다이어그램을 그려야한다고 생각합니다. 입력 + ve 진행 에지인지 -ve 에지 또는 둘 다인지 또는 둘 다인지 여부와 신호 사이의 타이밍이 변경되면 어떻게되는지 '신호'의 의미는 명확하지 않습니다. HC123과 같은 단 안정은 필요한 것이거나 원하는 것에 따라 다릅니다.

— Neil_UK

3

Ahem, 좋은 ol '555 타이머는 어떻습니까?

— 칼슘 3000

9

"내 펌웨어를 인증해야합니다"라는 문구는 "디지털 신호를 지연시키는 방법을 모르겠습니다"와 잘 맞지 않습니다. 당신은 당신이 얼마나 경험에 대한 자신의 견적을 우리에게 줄 수 있습니까? (좋은 펌웨어를 작성하는 것은 일반적으로 좋은 아날로그 회로를 설계하는 것보다 쉬우 며, 인증이 생명에 중요한 시스템의 요구 사항 인 경우 구현 방법을 모른다면 아날로그 부품을 설계하지 않는 것이 좋습니다. 지연)

— 마커스 뮐러

1

그러나 하드웨어는 어디에서 멈추고 소프트웨어는 시작됩니까? 매우 실용적인 솔루션, 특히 라우팅이 필요한 둘 이상의 디지털 신호를 처리하고 구성 요소 수와 보드 공간을 절약해야하는 경우 내부 클록 및 카운터를 사용하여 최소 CPLD 레이아웃을 설계하는 것입니다. 이 부품을 주문하십시오 (종종 사전 프로그래밍 된 경우에도 사용 가능). 소프트웨어가 아닌 하드웨어를 구성 했습니까? 나는 당신의 표준이 그것을 정의한다고 확신합니다!

— Marcus Müller

10

아날로그 디바이스 / 리니어 LT6993-1는 (아래 회로 참조)를 2 ~ 3 %의 정확도를 33 초의 지연을 갖는 저항 프로그래머블 클록 주파수 및 저항 프로그래머블 분할기 값과 극성을 닫 갖는 포지티브 에지 트리거 펄스 발생기이다.

내부 A / D 변환기는 DIV 입력 전압을 8 비트 분배기 선택기와 1 비트 극성 선택기로 변환합니다. 클럭 주파수와 분배기 값이 출력 펄스 폭을 결정합니다. 큰 분배기 설정을 통해 합리적인 크기의 저항으로 긴 지연을 생성 할 수 있습니다.

(데이터 시트에서) 아래 회로는 두 개의 칩을 사용하여 입력 펄스의 상승 에지에 응답하여 지연 펄스를 생성하는 방법을 보여줍니다. 필요한 지연과 일치하도록 저항 값을 조정해야합니다. 제안 된 DIV 저항 값은 회로 아래 표에 나와 있습니다.

— crj11
소스

8

커스텀 실리콘 솔루션은 CSS555C를 만듭니다. CSS555C 는 넓은 카운터와 결혼 한 555 타이머입니다. 여러 타이머 사이클을 계산하여 합리적인 크기의 저항을 사용하여 실제로 긴 지연을 생성 할 수 있습니다. 지연을 조정하기 위해 트리밍 가능한 내부 커패시터가 있으므로 외부 커패시터가 필요하지 않습니다.

아래 회로는 다중 사이클 단 안정 모드를 보여줍니다. 두 개의 칩이 필요합니다. 첫 번째 칩은 1 초 지연을 생성하고 두 번째 칩은 지연이 끝날 때 트리거되어 100ms 펄스를 생성합니다.

이 경우 "CSS55C 가격"구글 당신은 당신이 부분을 살 수있는 소스를 찾을 수 있습니다.

— crj11
소스

좋은 제안 (이미 NE555를 시도했지만 문제가 있음) 다시 시도하겠습니다.

— weirdgyn

6

Texas Instruments 74LS123의 애플리케이션 노트 14 페이지 에는 '123의 양쪽 절반을 사용하는 디지털 지연 회로의 예가 있습니다. Rext의 값을 변경하여 지연 및 출력 펄스 폭을 모두 조정할 수 있습니다. 출력 펄스를 임의로 종료 할 필요가없는 경우 'B'입력과 클리어 입력을 높게 묶을 수 있습니다.

— 밥
소스

물건과 아주 간단하게 들린다. 나는 이것을 시도해야한다.

— weirdgyn

3

Schmidt 트리거 비교기에 RC 네트워크 피드를 사용하는 작동 솔루션을 실현했습니다 (RC 전압 레벨에 대한 입력에 고정 전압 참조가 있음).

이것은 실제로 디지털 회로에서 지연을 구현하는 매우 표준적인 방법입니다.

두 가지 주요 이유로이 솔루션에 매우 만족하지 않습니다.

필요한 지연은 상당히 부정확 한 큰 대문자를 의미합니다.

그렇다면 더 큰 R을 사용하십시오! 지연은 R과 C의 곱에 의해 정의되므로 다른 값을 위해 교환 할 수 있습니다. 큰 값의 저항은 큰 값의 커패시터보다 더 쉽게 얻을 수 있습니다.

입력 신호 하이 레벨은 적어도 '지연'만큼 지속되어야한다.

따라서 기성품 Schmitt 트리거를 사전 정의 된 히스테리시스 경계로 대체하여 "off-to-on"임계 값이 낮고 "on-to-off"임계 값이 낮은 트리거로 교체하십시오.

— 마커스 ül 러
소스

3

또 다른 2 칩 솔루션. 이 방식의 장점은 원샷 이벤트를 타이밍하는 것보다 측정 및 조정이 가능한 연속 클록입니다.

입력 펄스는 카운터에서 리셋을 제거하는 NAND 래치를 설정하여 카운트를 활성화합니다. 8 클럭 펄스 후 출력이 높아집니다. 다음 클럭 펄스는 카운터를 재설정 상태로 유지하는 NAND 래치를 재설정하여 비활성화합니다.

다른 두 게이트는 RC 발진기를 형성하며, 표시된 값은 1 초 지연 동안 약 8Hz, 펄스 폭은 125ms가되어야합니다.

— 거의 다
소스

난 항상 4017을 사용하는 모든 대답 ;-) upvote에

— nekomatic

2

74HC4538은 내가 자주 사용했습니다 하나입니다. 범위 끝에서 1 초가되었습니다. 이것은 두 개의 개별 단위가 있기 때문에 하나의 패키지 거래입니다. 첫 번째는 지연을 제공하고 출력은 두 번째를 구동하여 최종 펄스 폭을 생성합니다.

더 명확하게 말하면, 첫 번째는 포지티브 에지 트리거 장치로 구성되고 Q 출력은 네거티브 에지 감지를 위해 구성된 두 번째 원샷을 구동합니다. 첫 번째의주기는 1 초이며 두 번째 단위는 원하는 펄스 폭을 갖습니다 (물론, 아마도 1 초 미만이면 좋을 것입니다).

그리고 TTL과 CMOS의 인터페이스가 걱정된다면 걱정하지 마십시오. CMOS가 TTL 출력에 유일한 부하라고 가정하면 1k 풀업 저항을 +5에 추가하면 문제없이 트릭을 수행 할 수 있습니다.

— WhatRoughBeast
소스