답변:
SDR을 사용하면 비트 당 2 개의 클럭 에지가 있지만 데이터 라인에는 최대 1 개의 에지 만 있습니다.
고주파 통신을 사용하면 아날로그 대역폭이 특정 와이어에서 에지를 얼마나 가깝게 배치 할 수 있는지 제한합니다. 클럭 신호가이 한계에 도달하면 데이터 와이어 대역폭의 절반을 낭비하는 것입니다.
따라서 DDR은 모든 와이어가 동일한 비트 속도로 대역폭 제한에 도달하도록 발명되었습니다.
실제 문제는 대역폭입니다. 데이터 라인이 생성 할 수있는 가장 높은 주파수 (슬루 레이트를 계산하지 않음)는 데이터 속도의 절반에서 발생하는 101010 데이터 패턴을 전송할 때입니다. 단일 데이터 전송률 (SDR) 전송을 사용하면 클럭이 각 데이터 비트마다 하나의 완전한주기를 생성하므로 최악의 경우 데이터 라인에서 볼 수있는 주파수의 두 배로 실행됩니다. 이중 데이터 속도는 데이터 비트 당 하나의 에지로 데이터 속도의 절반으로 클럭을 실행하므로 최악의 데이터 패턴은 클럭과 동일한 주파수를 생성합니다.
일반적으로 인터페이스의 속도는 칩 패키지, 핀, 보드, 커넥터 등을 통한 가용 대역폭에 의해 제한됩니다. 클럭이 데이터 대역폭의 두 배를 필요로하는 경우 클럭 신호의 고주파수는 전체 대역폭을 제한합니다. 링크 DDR을 사용하면 필요한 대역폭이 클록과 데이터에 동일하므로 링크가 사용 가능한 대역폭을보다 효율적으로 활용할 수 있습니다.
DDR 사용의 단점은 설계하기가 더 어렵다는 것입니다. 수신 측의 데이터 비트를 캡처하는 데 사용되는 플립 플롭은 하강 에지의 상승 에지 중 하나의 클록 에지에서 작동합니다. 데이터는 안정적으로 래치 인되기 위해 에지 전 설정 시간과 에지 후 유지 시간 동안 입력에서 안정적이어야합니다. SDR을 사용하면 타이밍 요구 사항을 충족시키기 위해 클럭을 어딘가에서 간단히 반전시킬 수 있습니다. 그러나 DDR의 경우 90도 위상 변이가 필요하므로 생성하기가 더 어려워 PLL 또는 지연 라인이 필요합니다.
요약하면 다음과 같습니다.
SDR
DDR