PCB의 12V ~ 5V 스텝 다운 벅 컨버터 부분에서 높은 (~ 4 %) 고장률을 경험하는 배치 설계를 사용하고 있습니다. 회로에서 벅 컨버터의 역할은 12V 입력 (연결된 납축 배터리에서)을 5V로 내리고 배터리 충전을 위해 USB-A 리셉터클에 공급하는 것이다.

모든 반환 장치는 동일한 특성의 블로크 벅 컨버터 IC를 갖습니다.

IC는 Texas Instruments의 TPS562200DDCT입니다.

데이터 시트는 다음과 같습니다.

다음은 고장난 장치의 사진입니다.

회로도는 다음과 같습니다.

보드의 해당 섹션에 대한 PCB 설계 파일을 살펴보십시오.

벅 컨버터 IC의 고장을 분석 할 때 배터리 부족 차단 회로를 무시할 수 있다고 생각 합니다. 회로의 해당 부분은 단순히 기준 전압과 로우 사이드 패스 FET를 사용하여 배터리 전압이 11V 아래로 떨어질 때 배터리의 음극 단자를 나머지 회로에서 차단합니다.

TPS562200DDCT에는 과전류 보호 기능이 내장되어 있기 때문에 USB 콘센트에 연결된 장치의 외부 단락은 문제가되지 않습니다.

7.3.4 전류 보호 출력 과전류 한계 (OCL)는 사이클 별 밸리 감지 제어 회로를 사용하여 구현됩니다. 로우 사이드 FET 드레인-소스 전압을 측정하여 OFF 상태에서 스위치 전류를 모니터링합니다. 이 전압은 스위치 전류에 비례합니다. 정확도를 높이기 위해 전압 감지는 온도 보상됩니다. 하이 사이드 FET 스위치의 온 타임 동안 스위치 전류는 VIN, VOUT, 온 타임 및 출력 인덕터 값에 의해 결정된 선형 속도로 증가합니다. 로우 사이드 FET 스위치의 온 타임 동안이 전류는 선형으로 감소합니다. 스위치 전류의 평균값은 부하 전류 IOUT입니다. 모니터링 된 전류가 OCL 레벨보다 높은 경우, 컨버터는 로우 사이드 FET를 유지하고 전압 피드백 루프가 필요한 경우에도 새로운 세트 펄스 생성을 지연시킵니다. 현재 레벨이 OCL 레벨 이하가 될 때까지. 후속 스위칭 사이클에서, 온-타임은 고정 된 값으로 설정되고 전류는 동일한 방식으로 모니터링된다. 과전류 조건에 연속적인 스위칭 사이클이 존재하면 내부 OCL 임계 값이 낮은 레벨로 설정되어 사용 가능한 출력 전류가 감소합니다. 스위치 전류가 낮은 OCL 임계 값을 초과하지 않는 스위칭 사이클이 발생하면 카운터가 재설정되고 OCL 임계 값은 더 높은 값으로 돌아갑니다. 이 유형의 과전류 보호에는 몇 가지 중요한 고려 사항이 있습니다. 부하 전류는 피크 대 피크 인덕터 리플 전류의 절반만큼 과전류 임계 값보다 높습니다. 또한 전류가 제한 될 때 요구되는 부하 전류가 컨버터로부터 이용 가능한 전류보다 높을 수 있기 때문에 출력 전압이 저하되는 경향이있다. 출력 전압이 저하 될 수 있습니다. VFB 전압이 UVP 임계 전압 아래로 떨어지면 UVP 비교기가이를 감지합니다. 그런 다음 UVP 지연 시간 (일반적으로 14μs) 후에 장치가 종료되고 딸꾹질 시간 (일반적으로 12ms) 후에 다시 시작됩니다.

그래서, 이것이 어떻게 일어날 수 있는지 아는 사람이 있습니까?

편집하다

다음은 TI WEBENCH Designer를 사용하여 벅 컨버터의 구성 요소 값 및 작동 지점을 제시하는 데 사용 된 참조 설계에 대한 링크입니다.
https://webench.ti.com/appinfo/webench/scripts/SDP.cgi?ID = F18605EF5763ECE7

편집하다

나는 실험실에서 몇 가지 파괴적인 테스트를 수행했으며 역 극성으로 배터리를 연결하면 벅 컨버터가 사용되었던 것과 비슷한 모양의 녹은 플라스틱 더미를 얻었음을 확인할 수 있습니다. 우리가 선택한 배터리 커넥터는 우발적 인 역 극성 플러그-인 (예를 들어, 4 % 확률-> 윙크 윙크)의 가능성이 비교적 높기 때문에, 이것이 우리가 관찰 한 대부분의 실패에 책임이있는 것으로 보입니다.

@oldfart가 의견에서 제안한 것처럼 두 번째 가능한 인덕터 포화로 칩의 과전압이 의심됩니다.

공급 바이 패스는 칩에서 약간 떨어진 전해 커패시터이며, 작은 전해액이므로 상대적으로 높은 ESR을 가지고 있습니다 (불행히도 커패시터가 오래됨에 따라 증가하는 ESR).

입력 리플 전류는 배선의 표유 인덕턴스와 결합하여 칩 입력에 과전압을 유발할 수 있습니다. 긴 전선이있는 공급 장치로 테스트하고 공급 범위의 한계에서 테스트하는 것이 좋습니다. 파워 레일에 오실로스코프를 놓고 스파이크의 크기를 확인하십시오. 공간이 있다면 전해 (예 : 1000 µF / 25 V 105 ° C)가있는 세라믹 22 µF 커패시터가 훨씬 좋습니다. "22µF"세라믹이 최대 작동 전압에서 10µF를 초과하는지 확인하십시오. 칩에 최대한 실용적이어야합니다. 물론 데이터 시트의 제안 된 레이아웃 관행을 최대한 실용적으로 따르는 것이 가장 좋습니다.

인덕터 포화는 다른 문제 입니다. 입력 전류가 최대 인 최소 공급 전압에서 발생하는 경향이 있습니다 . 저전압 차단을 우회하고 입력을 정상적으로 예상되는 최소값 이하로 줄여서 테스트 할 수 있습니다. 칩에서 전력이 과도하게 소비 될 수 있습니다.

문제점 : 저렴한 고 ESR 커패시터 및 설계 애플리케이션 노트 무시.

편집하다

적용되지 않을 경우 자동차 애플리케이션을 무시하고 낮은 ESR 커패시터에 대한 요구 사항을 확인하십시오.

이 설계에는 2 개의 TDK C3216X5R0J226M 22μF 출력 커패시터가 사용됩니다. 일반적인 ESR은 각각 2mΩ입니다. 계산 된 RMS 전류는 0.286A이며 각 출력 커패시터는 4A입니다.

22μF * 2mΩ = τ = 0.044μs는 우수한 세라믹 성능이며, 낮은 ESR 전해 커패시터는 1μs 미만이고 범용 전해 커패시터는 100μs입니다. f >> 50 kHz 이후 이것은 조절에 중요하며 제안 된 3 개 부품이 병렬로 개선되었습니다.

초저 ESR 유형에서도 알루미늄 전해 커패시터에서이 낮은 ESR * C = τ를 달성 하는 것은 불가능 합니다. 이것이이 디자인에 세라믹이 사용되는 이유입니다.

ESR이 너무 높고 반응 단계 부하가 적용되면 불안정성, 높은 리플 전압 및 오버 슈트가 발생할 가능성이 높습니다.

자동차 설계 또는 테스트 사양이 없거나 스트레스 테스트가 포함 된 DVT 테스트 계획이없는 경우이 디자인이 제대로 완료되지 않은 것입니다.

데이터 시트는 C4를 저 ESR 세라믹 커패시터 (20µF ~ 68µF)로 권장 합니다. 22µF 전해액이있는 것 같습니다. 모든 데이터 시트 예제는 두 개의 10 µF를 병렬로 보여줍니다. 실제 값은 아마도 주파수에 따라 다릅니다. 이것이 문제가 될지 아닌지 전혀 모른다. 그러나...

입력 커패시터가 부적절하게 낮거나 ESR이 높기 때문에 MC34063이 실패했습니다. 일반적으로 전원을 끄면 고장이 발생하지만 여기서는 관련이 없습니다.

여기서 실험실에서 파괴적인 테스트를 통해이 녹은 벅 컨버터 내부 더미의 가장 큰 원인은 벅 컨버터에 역 극성을 적용한 것으로 보입니다.

귀하의 통찰력에 대한 모든 감사 덕분에 나는이 디자인의 다음 반복을 개선하기 위해 분명히 사용할 것입니다.

설계를 다시 방문하려는 경우 더 엄격하게 제어 된 활성화 임계 값을 가진 부품을 선택하면 전체 저전압 차단 회로를 EN 핀의 간단한 전위 분배기로 대체 할 수 있습니다. 이러한 비용 절감은 새로운 장치에 대한 비용을 지불하고 일부 보호 구성 요소에 대한 예산을 제공 할 수 있습니다. TPS562200은 최대 5.3A에서 전류 제한이 가능합니다. 인덕터는 아마도 그때까지 매우 포화 상태 일 것입니다.

하중이 가해 져서 화상을 입을 때 매우 작은 부분이 뜨거워지는 것이 좋습니다. 또한 보드 레이아웃은 부품의 보드 레벨 히트 싱크로 구리를 사용하는 방식에별로 표시되지 않습니다.

방열판이 필요하거나 열 패드가 통합 된 패키지를 사용하거나 훨씬 더 견고한 패키지에서 다른 부품을 찾아야 할 수도 있습니다.