연산 증폭기를 사용한 신호 처리

다음 신호를 재현해야합니다.

연산 증폭기 (및 저항기) 만 사용하십시오.

사각형 및 삼각 파형의 두 신호를 추가해야한다고 확신합니다. 신호를 -8V에서 0V로 비틀는 방법을 알아내는 것은 매우 어렵습니다.

나는 사각 파형 신호 V2 (-6V min to 0V max, freq = 1Hz)와 tringular 파형 V1 (0V min, 2V max, freq = 1Hz)에 따라 전달 기능을 얻으려고 노력했습니다. 다음 출력 Vo :

Vo = -2V1-2V2-4

V1 = 0, V2 = 0을 제외하고 다음 표를 충족시키는 것

    V1  V2   V0
    2   -6   8
    2   -6   4
    2    0  -8
    0    0  -4   <---HERES THE PROBLEM ! (Should be zero)
    0   -6   8

어떻게해야합니까?

정사각형과 삼각형은 모두 입력 신호로 제공되며 회로는 신호를 생성하지 않고 결과적으로 그림에 표시된 신호를 제공합니다. 그것은 프로젝트를위한 것이므로 일종의 숙제이며 지금 열심히 노력하고 있습니다. amplitud와 시간 영역이 모두 중요합니다.

삼각파의 양의 기울기는 음의 기울기의 두 배의 이득이 필요합니다. 이는 약간의 트릭없이 opamp 및 저항 회로에서 수행 할 수 없습니다.

신호 s1 = 삼각파, 0V ~ + 4V
신호 s2 = 구형파, 0V ~ + 12V
신호 s3 = s1 / 2 + s2 / 2, 0V ~ + 8V

$\pm$

$\times$

회로도 , 단 2 개의 opamp 및 9 개의 저항 :

또 다른 옵션은이 회로로, Stevens와 동일한 수의 opamp를 사용하지만 약간 다르게 작동합니다.
포지티브 / 네거티브 스윙 (피드백 회로의 다이오드로 달성)
R2, R5 및 R11 에 대해 서로 다른 게인에 의존 하여 -6V-0V 신호를 감쇠시키고 -2V-2V로 이동시키면서 opamp에 1kΩ의 임피던스를 제공합니다. 입력. R7과 R8은 포지티브 / 네거티브 스윙에 대해 서로 다른 게인을 설정합니다.
최종 신호의 두 성분 (포지션 / 네거티브 포인트 "POS"및 "NEG"에서 탭)이 opamp U2에 의해 합산되고 반전되며 출력 신호가 있습니다.

시뮬레이션:

상단 그래프에서 입력 신호 (파란색 / 빨간색)와 출력 신호 (녹색)를 볼 수 있습니다. 하단에는 U2로 요약 된 긍정적 및 부정적 구성 요소 (분홍색 / 하늘색)가 있습니다.

편집 -그럼 다이오드가 없습니까?

재미를 위해 그리고 제약 조건 내에서 유지하기 위해 여기에는 동일한 회로이지만 입력 보호 다이오드가있는 opamp를 대신 사용합니다 ;-)

그리고 여기 시뮬레이션이 있습니다 :

다이오드 동작을 보여주기 위해 opamp 입력을 통해 전류를 포함 시켰습니다. 출력은 첫 번째 회로와 동일합니다. 에서는 이론 이 레일 입력 보호 비유동 한정 다이오드 어떤 OPAMP 작동한다.

이 문제를 까다롭게 만드는 것은 삼각형 파와 구형파의 합만 가지고 있지 않다는 것입니다. 구형파의 음수 단계는 -12V이지만 양수 단계는 + 8V입니다.

Steven과 Oli가 제안한 것처럼 여러 신호의 합성으로 최종 신호를 생성하는 것은 완벽하게 유효하며 실제로 가장 좋은 답일 수 있습니다. 그러나 여기이 문제에 대해 생각할 수있는 다른 방법이 있습니다.

고정 전류로 충전 및 방전 할 수 있고 +8 및 -8 볼트로 "즉시"높고 낮게 클램핑 할 수있는 커패시터를 고려하십시오. 무언가를 선택하기 위해 예를 들어 10nF 커패시터를 사용하십시오. 1ms에서 4V로 방전하려면 -40µA가 필요합니다. 1ms에서 8V를 충전하려면 + 80µA가 필요합니다. 적절한 시간에 활성화 된 별도의 -40 및 +80 마이크로 암페어 소스를 가질 수 있습니다. 그러나 고정 된 -40µA 소스와 전환 가능한 + 120µA 소스를 갖는 것이 더 쉽습니다.

모든 것은 500Hz 구형파에서 구동 할 수 있습니다. 120µA 전류 소스는 구형파가 양수일 때 활성화됩니다 (다이어그램에서 1-2ms 및 3-4ms 동안). 로우 사이드 클램프는 구형파의 상승 에지에서 짧은 시간 동안 활성화되고 하강 에지에서 높은 넓은 클램프가 가능합니다. 전압은 밀리 초당 한 번 클램프 한계 중 하나로 재설정되기 때문에이 방법은 단계와 램프가 사이클 당 정확히 0이되지 않는 경우 런 어웨이를 피합니다.

이것은 개략적 인 개념이 아니라 일반적인 개념의 다이어그램입니다. 클램프에 대한 NPN 및 PNP 트랜지스터가있어 일반적인 아이디어를 보여줍니다. 바이폴라 트랜지스터가 실제로 사용되는 경우 다이오드 및 / 또는 저항과 같이 다음 사용을 위해 C2 및 C3을 제 시간에 재설정하는 것이 더 필요합니다. 전류 소스는 opamp를 사용하여 만들 수 있으며 하나를 켜고 끄는 다양한 방법이 있습니다.

다시, 이것은 세부 사항을 연습으로 남겨둔 개념입니다. 그러나 나는 이것이 정확성, 출력 드라이브, 가장자리 속도 등과 같이 우리에게 말하지 않은 많은 것들에 따라 작동 할 수 있다고 생각합니다. 이것이 관심있는 방향이라면 더 구체적으로 얻을 수 있습니다.

구형파에 오프셋을 추가하여 비대칭으로 만든 다음 연산 증폭기와 통합하고 원래 구형파에서이를 뺍니다. 나는 그것을 해결할 수는 없지만 실행 가능한 접근법처럼 느껴집니다.