경쟁 PCB Crystal 레이아웃 권장 사항


38

이 질문과 관련이 있습니다. 크리스탈 오실레이터 레이아웃은 어떻습니까?

마이크로 컨트롤러에 12MHz 크리스털을 배치하려고합니다. 고주파수 설계뿐만 아니라 결정에 대한 몇 가지 권장 사항을 읽었습니다.

대부분 그들은 몇 가지 사항에 동의하는 것 같습니다.

  1. 흔적을 가능한 짧게 유지하십시오.
  2. 차동 트레이스 쌍을 가능한 한 동일한 길이에 가깝게 유지하십시오.
  3. 크리스탈을 다른 것으로부터 분리하십시오.
  4. 크리스탈 아래에 접지면을 사용하십시오.
  5. 신호 라인을위한 비아를 피하십시오.
  6. 트레이스에서 직각 굽힘 방지

여기 내 크리스탈에 대한 레이아웃이 있습니다.

크리스탈 레이아웃

빨간색은 상단 PCB 구리를 나타내고 파란색은 하단 PCB 레이어입니다 (2 층 디자인). 그리드는 0.25mm입니다. 크리스탈 (파란색 층) 아래에 완전한 접지면이 있으며, 크리스탈 주위에는 여러 개의 비아를 사용하여 바닥 접지면에 연결된 접지가 있습니다. 클록 핀 옆의 핀에 연결되는 트레이스는 uC의 외부 리셋을위한 것입니다. ~ 5V로 유지되어야하며 리셋되면 접지로 단락됩니다.

여전히 몇 가지 질문이 있습니다.

  1. 부하 커패시터를 IC에 더 가깝게 배치하고 다른 것을 배치하는 권장 레이아웃을 보았습니다. 둘 사이에 어떤 차이점이있을 수 있으며 어떤 것이 권장됩니까?
  2. 신호 트레이스 바로 아래에서 접지면을 제거해야합니까? 이것이 신호선의 기생 용량을 줄이는 가장 좋은 방법 인 것 같습니다.
  3. 더 두껍거나 얇은 흔적을 추천 하시겠습니까? 현재 나는 10mil 흔적이 있습니다.
  4. 두 클럭 신호를 언제 함께 가져와야합니까? 나는 두 줄이 본질적으로 uC로 향하기 전에 서로를 향하고 다른 것들이 현재와 같이 떨어져 있고 천천히 함께 모이는 권장 사항을 보았습니다.

이것이 좋은 레이아웃입니까? 어떻게 개선 할 수 있습니까?

내가 지금까지 읽은 출처 (바람직하게 이것은 대부분을 다루고 있습니다.

  1. 고속 레이아웃 지침에 대한 TI의 권장 사항
  2. Atmel의 AVR 하드웨어 설계 고려 사항
  3. 발진기의 PCB 레이아웃에 대한 Atmel의 모범 사례

편집하다:

제안 해 주셔서 감사합니다. 레이아웃을 다음과 같이 변경했습니다.

  1. uC 아래의 하단 레이어는 5V 전원 평면으로 사용되고 상단 레이어는 로컬 접지 평면입니다. 접지면에는 5V가 소스에 연결되는 전역 접지면 (하층)에 대한 단일 비아가 있으며이 둘 사이에 4.7uF 세라믹 커패시터가 있습니다. 라우팅 접지 및 전력이 훨씬 쉬워졌습니다!
  2. 크리스털 케이스가 단락되는 것을 방지하기 위해 크리스털 바로 아래의 상단 접지 요소를 제거했습니다.
  3. @RussellMcMahon, 루프 영역을 최소화하여 정확히 무엇을 의미하는지 잘 모르겠습니다. 수정 된 레이아웃을 업로드하여 크리스탈 리드를 uC로 보내기 전에 함께 가져 왔습니다. 이것이 당신이 의미 한 것입니까?
  4. 크리스탈 주위에 가드 링 루프를 완성하는 방법을 완전히 확신하지 못합니다 (지금은 일종의 고리 모양입니다). 두 개의 비아를 연결하여 끝을 연결 (글로벌 접지에서 분리)하거나 부분 링을 제거하거나 그대로 두어야합니까?
  5. 크리스탈 / 캡 아래에서 전 세계 접지를 제거해야합니까?

업데이트 된 레이아웃


이것은 좋으며, 12MHz에서는 문제가 없습니다. 느립니다. 크리스탈 가까이에 캡을 놓습니다. 이 주파수에는 gnd가 필요하지 않습니다. 두께가 작동하지 않으며 전류가 흐르지 않습니다.
Ktc

충분히 좋아 보인다. 합리적으로 가능한 한 IC에 가까운 Xtal. | 전도성 루프의 루프 영역을 최소화하십시오. 예를 들어 xtal 아래로 돌리기 전에 리드를 더 멀리 가져옵니다. 그렇게하는 사람은 거의 없습니다. 극단적 인 경우 루프 면적을 거의 0으로 줄이기 위해 xtal을 90 도로 돌리는 것을 고려하십시오. | 상단 패드 크기와 비교하여 핀 주변의 절연 정도를 확인하십시오. 패드로 깡통을 짧게하지 마십시오 (발생하는 것으로 알려져 있음)
Russell McMahon

@RussellMcMahon 루프 영역을 최소화하는 것에 대해 올바르게 이해했는지 확실하지 않습니다. 크리스탈 리드가 서로 직접 연결되어 uC로 향하는 새로운 레이아웃을 업로드했습니다. 이것이 당신이 의미 한 것입니까?
helloworld922

신호 사이의 용량 성 커플 링을 줄이고 신호 사이에 접지를 추가 하려면 XTALIN과 XTALOUT을 가능한 한 멀리 떨어 뜨려 놓으십시오 . Miller 효과는 교차 커패시턴스를 증폭시키고 심지어 진동을 죽일 수도 있습니다.
PkP

답변:


32

당신의 배치는 괜찮습니다.

크리스탈 신호 트레이스의 라우팅이 좋습니다.

접지가 나쁩니다. 운 좋게도 실제로 더 잘하면 PCB 설계가 더 쉬워집니다. 마이크로 컨트롤러 리턴 전류와 크리스탈 캡을 통한 전류에는 상당한 고주파 성분이 존재합니다. 이것들은 국부적으로 포함되어야하며 주 접지면을 가로 질러 흐르지 않아야한다. 이를 피하지 않으면 더 이상 접지면이없고 중앙 급지 패치 안테나가 있습니다.

상단 층에 마이크로와 즉시 관련된 모든 접지를 묶습니다. 여기에는 마이크로의 접지 핀과 수정 캡의 접지면이 포함됩니다. 그런 다음이 네트를 한 곳 의 주 접지면 연결하십시오 . 이런 식으로 마이크로와 크리스탈에 의해 발생 된 고주파 루프 전류가 로컬 네트워크에 유지됩니다. 주 접지면에 연결되어 흐르는 유일한 전류는 나머지 회로에서 볼 수있는 리턴 전류입니다.

추가적인 크레딧을 얻으려면 마이크로의 파워 네트와 비슷한 것을 원하면 두 개의 단일 공급 지점을 서로 가까이 배치 한 다음 공급 지점의 마이크로 측에 바로 두 개의 사이에 10 µF 정도의 세라믹 캡을 두십시오. 이 캡은 마이크로 회로에 의해 생성 된 접지 전류에 대한 고주파 전력을위한 2 차 션트가되며, 피드 포인트가 가까워지면 다른 방어 수단을 벗어나는 모든 부분의 패치 안테나 구동 레벨이 줄어 듭니다.

자세한 내용은 https://electronics.stackexchange.com/a/15143/4512를 참조 하십시오 .

새로운 레이아웃에 대한 응답으로 추가 :

이것은 고주파 루프 전류가 주 접지면에서 유지된다는 점에서 확실히 더 좋습니다. 보드에서 발생하는 전체 복사를 줄여야합니다. 모든 안테나는 수신기와 송신기로 대칭 적으로 작동하기 때문에 외부 신호에 대한 민감도도 줄어 듭니다.

크리스탈 캡에서 마이크로 지방까지지면을 따라갈 필요가 없습니다. 그것에 약간의 해가 없지만 필요하지는 않습니다. 전류는 매우 작기 때문에 8 밀 트레이스도 괜찮습니다.

크리스털 캡에서 내려와 크리스털 주위를 감싸는 고의적 안테나의 요점은 실제로 보이지 않습니다. 신호가 공진하기 시작하는 위치 아래에 있지만 RF 전송 또는 수신이 의도되지 않은 경우 무상 안테나를 추가하는 것은 좋은 생각이 아닙니다. 당신은 분명히 크리스탈 주위에 "가드 링 (guard ring)"을 놓으려고 노력하고 있지만 그 이유를 정당화하지 못했습니다. 근처에 dV / dt가 매우 높고 결정이 잘못 만들어지지 않은 한, 보호 링이 필요한 이유는 없습니다.


2
OP는 제안 후 질문을 일부 수정했습니다. 그리고 나는 :) 편집 후 레이아웃에 대한 당신의 생각에 대해 매우 궁금합니다
압둘라 kahraman

가드 링에 대한 흥미로운 점입니다. 마지막 디자인에서는 Atmel 앱 노트에서 권장 한 것과 같은 가드 링을 구현했습니다. ( atmel.com/images/doc2521.pdf ) 시계에 문제가 없었지만 다시 FCC 승인을 얻지 못했습니다.
dext0rb

2
@abdullah : 그것은 해를 끼치 지 않지만 많은 이점을 제공하지 않는다는 것을 의미합니다. 다시 말해, 귀찮게 할 필요는 없지만 그렇게해도 아무 것도 해치지 않을 것입니다.
Olin Lathrop

3
@abdullah : 예. 넓은 트레이스는 인덕턴스와 저항이 적습니다. 그러나, 결정이 드라이버에 근접하여 불완전한 이와 같은 경우에는 차이가 매우 작다. 나는 일상적으로 8mil 트레이스를 사용하고 아무런 문제도 관찰하지 않았습니다. 더 넓은 트레이스는 더 많은 공간을 차지하고 다른 곳에서 더 많은 정전 용량을 갖습니다.
Olin Lathrop

1
"당신은 더 이상 접지면을 가지고 있지 않지만 중앙 급식 패치 안테나"-아마 내가 일주일에 읽은 문장 당 가장 펀치 :) 더 동의하지 못했습니다.
Kuba Ober

2

http://ww1.microchip.com/downloads/en/DeviceDoc/Atmel-8128-Best-Practices-for-the-the-PCB- 에서 Atmel의 애플리케이션 노트 AVR186, "오실레이터의 PCB 레이아웃을위한 베스트 프랙티스"를 살펴 보십시오. 발진기 레이아웃 _ApplicationNote_AVR186.pdf

로드 캡을 IC 옆에 놓으십시오. IC와 크리스탈 사이. XTALI, XTALO 트레이스를 짧게 유지하지만 트레이스를 가능한 한 멀리 떨어 뜨려 용량 성 커플 링을 최소화하십시오. 트레이스를 1/2 인치보다 길게 만들어야하는 경우, 그 사이에 접지선을 놓아 교차 정전 용량을 제거하십시오. 흔적을 모든면에서 접지로 둘러싸고 모든 것 아래에 접지면을 놓습니다.

흔적을 짧게 유지하십시오.

당사 사이트를 사용함과 동시에 당사의 쿠키 정책개인정보 보호정책을 읽고 이해하였음을 인정하는 것으로 간주합니다.
Licensed under cc by-sa 3.0 with attribution required.