답변:
uC + DAC로 수치 제어 발진기 (NCO)를 만드는 것은 매우 쉽습니다. 재미있는 FPGA 프로젝트 일 수 있습니다. NCO의 장점은 파형을 변경한다는 것입니다.
저주파수의 컨트롤러 발진기 Arduino 스케치를 수행했습니다 ( http://wiblocks.com/docs/app-notes/nb1a-nco.html 참조 ). 웹 페이지 하단에는 원본 기사에 대한 몇 가지 참조가 있습니다.
wiblocks.luciani.org: 4003). 여기에 필수 부분을 제공 할 수 있습니까 (예 : 회로도 및 기본 원리)?
냄비로 빈 브리지 로 주파수를 변경하십시오. 1 달러 미만으로 1 달러를 만들 수있을 것입니다.
사인파를 생성하기 위해 테이블에서 PWM 또는 다른 DAC 값을 사용할 수도 있습니다. 그런 다음 필터링이 더 쉬워집니다. 매우 저렴한 MCU는 아마도 공정한 주파수까지 가능합니다.
RC + opamp 디자인을 원칙적으로 두 번째로 생각할 수 있습니다. 출력 및 조정 기능이 적합한 지 여부는 응용 프로그램에 따라 다릅니다.
클래식 8038 에서 다양한 복잡한 DDS에 이르기까지 일부 함수 발생기 IC도 있습니다 . 하지만 그렇게 싸지 않을 수도 있습니다.
저렴한 초침 랩 신호 / 함수 발생기를 찾는 옵션도 있다고 생각합니다. 싼 것을 찾는 것은 오래 걸리 겠지만, 모두 상대적입니다. 또는 예비 AC 발전기를 사용하여 가변 속도로 샤프트를 돌릴 수 있습니다. 전력 / 임피던스 / 전압 증폭
가장 저렴한 DIY DDS 신호 발생기 (사인파 포함) :
개별 칩, 커패시터 등을 사용하여 직접 디지털 합성 경로를 사용하려는 경우 결과는 CPLD 또는 마이크로로 수행 할 수있는 것만 큼 작지는 않지만 특히 상당한 양의 회로는 5 개의 신호 출력간에 공유 될 수있다.
글로벌 신호 생성 요구 사항 :
출력 당 요구 사항 :
자세한 내용은 다음과 같습니다. 4,096,000Hz의 입력이 주어지면 회로는 최대 2KHz 신호의 경우 0.5Hz의 배수, 최대 4Khz의 신호의 경우 1Hz 등에서 2KHz ~ 512Khz의 구형파 출력을 0.5Hz의 배수로 생성 할 수 있어야합니다. 따라서 사인파로 생성 된 구형파.
개념을 보여주는 회로도는 다음과 같습니다.
이 회로에는 구성 가능한 주파수 발생기가 포함되어 있습니다 (5 개의 스위치는 입력의 1/16에서 입력의 31/16까지 입력 주파수를 선택합니다). 또한 거친 제곱 대 사인 변환기를 던졌습니다. 대부분의 필터링 기술과 달리이 기술은 주파수 범위에 걸쳐 상당히 일관된 진폭을 유지합니다. 위 회로는 4 비트 카운터 만 사용하기 때문에 웨이브는 매우 거칠다. 실제로 MOSFET은 4066 패스 게이트 (칩당 4 개)로 대체됩니다.
삼각형 대 사인 변환기 가있는 삼각형 발진기 .