많은 핀이없는 병렬 RAM?

1970 년대에 Texas Instruments는 기본적으로 주소와 데이터가 모두 8 핀으로 멀티플렉싱 된 표준 메모리 칩인 GRAM (및 동등한 GROM 만 읽음)이라고 불렀던 현재 단종 된 제품을 보유하고있었습니다. 칩에 2 바이트의 주소를 보내서 작업을 시작한 다음 읽기 또는 쓰기 핀을 펄싱 할 때마다 버스를 사용하여 바이트를 읽거나 쓰는 다음 내부 주소 카운터를 증가시킵니다. 그 결과 표준 병렬 메모리 칩만큼이나 (적어도 순차 액세스 작업에서는) 빠르지 만 오늘날의 다른 유사한 메모리가 필요한 28 핀 패키지보다는 16 핀 패키지 만 필요한 메모리 칩이 탄생했습니다. .

오늘날 유사한 응용 프로그램의 경우 SPI 액세스 직렬 메모리를 사용하는 경우가 가장 많지만 문제는 이러한 메모리가 상당히 느리다는 것입니다 (대부분 최대 처리량은 약 20Mbit / s이며 일부는 두 배나 빠름) 그러나 그보다 빠른 속도는 찾지 못했습니다.) 이러한 TI 부품의 현대 제품은 그보다 훨씬 빠를 수 있으며 100 + Mbit / s 액세스를 쉽게 허용합니다.

아직 생산 중이며 TI 칩과 유사하게 작동하는 것이 있습니까? 오늘 가장 가까운 것은 VLSI VS23S010D 와 같은 맞춤형 부품입니다.이 VLSI VS23S010D 는 찾고자 하는 인터페이스를 지원하는 메모리 장치와 디스플레이 드라이버를 결합하여 핀 수를 최대 48 핀으로 만듭니다. 14 또는 16 핀 패키지로 무언가를 찾는 것이 이상적입니다 (14는 현실적인 최소값-2 배 전력, 8 배속 데이터, 클럭, 주소 선택, 바이트 읽기, 바이트 쓰기).

적절한 표준 솔루션은 아마도 QSPI (QPI 또는 SQI라고도 함) 일 것입니다. 이는 SPI 인터페이스의 확장이지만 각 방향 (MISO / MOSI)에 대한 단일 신호 대신 4 개의 쿼드 (따라서 Q의 약어) 데이터 비트 (IO0 / IO1 / IO2 / IO3)를 사용합니다.

따라서 칩은 매우 작고 (일반적으로 SO-8) 인터페이스는 매우 효율적입니다. 각 읽기 또는 쓰기 명령에 대한 주소를 보내야하지만 각 클럭 사이클에서 4 비트 씩 버스트로 여러 바이트를 읽을 수 있습니다. 최대 클럭 속도는 일반적으로 플래시의 경우 ~ 104MHz입니다. 듀얼 데이터 전송률 신호를 사용하여 더 빠르게 만들 수 있습니다 (각 클럭 에지에서 4 비트, 상승 및 하강 모두). 따라서 각 클록 사이클에서 8 비트-일반적으로이 모드에서는 플래시 칩이 80MHz에서 최대가됩니다.

칩 데이터 시트는 각 신호의 정확한 의미 / 사용에 대한 모든 세부 정보를 제공합니다. 다음은 읽기 명령 타이밍 다이어그램입니다 (단일 데이터 속도 모드 에서이 데이터 시트 에서 가져옴 ).

여기에서 첫 번째 바이트를 얻으려면 14 클럭 사이클이 필요합니다 (80MHz에서 액세스 시간은 175ns를 의미 함). 그러나 더 많은 바이트가 필요한 경우 바이트 당 2 사이클 (25ns)을 추가하십시오. 따라서 버스트 상태에서 판독하면 일반적인 70ns 또는 45ns 플래시 병렬 칩보다 훨씬 빠릅니다.

이 인터페이스를 사용하면 많은 제조업체에서 NOR 플래시 부품을 쉽게 찾을 수 있습니다. 성능 (최대 속도, 더미 사이클 수) 및 기능 (Quad i / O 또는 Dual I / O, DDR 지원)이 다를 수 있으므로 데이터 시트를 확인하십시오.

RAM은 찾기가 조금 더 어렵지만, 특히 Microchip (예 : 23LC512 ), ON semi (예 : N01S818HA ) 및 ISSI (예 : IS62WVS2568GBLL-45 )에서 사용 가능합니다. 그러나 플래시보다 느립니다. 그러나 위에서 제안한 ISSI는 여전히 첫 번째 바이트에 11 클럭이 필요한 최소 읽기 사이클로 45MHz (단일 데이터 속도)까지 올라갑니다. 또는 다른 방식으로 : 200ns + 45ns per byte (180Mbit / s 처리량). 나쁘지 않으며 표시된 GRAM 속도를 초과합니다.

또한 NXP, ST 등의 많은 고급 MCU가 하드웨어에서이 인터페이스를 지원합니다.

^{나는 완전히 다른 것이기 때문에 이것을 다른 답변으로 게시하고 있습니다.}

Cypress가 설계 한 HyperBus (독점적) 인 HyperBus도 설명에 잘 맞는 다른 인터페이스가 있습니다 .

이것은 훨씬 더 빠른 속도 (최대 166MHz)와 8 비트 버스에서 DDR을 사용합니다. 따라서 2666 Mbit / s (wow!)에 도달 할 수있어 QSPI가 훨씬 뒤쳐집니다. 또한 SRAM 대신 고밀도 DRAM을 위해 설계되었으므로 8M x 8 칩을 찾을 수 있습니다 (다른 게시물에서 언급 한 ISSI QSPI SRAM의 경우 256k x 8). 12 개의 신호 만 사용합니다 (공급 전압 제외).

다음은 ISSI의 HyperRAM 제품입니다 : IS66WVH8M8ALL . 찾을 수있는 HyperFlash 제품도 있습니다.

그러나 우리는 다른 범주의 제품에 있습니다. 더 비싸고, 쉽게 구할 수없고, 칩은 일반적으로 BGA이며, 인터페이스는 좀 더 복잡합니다 (고속 및 DDR로 인해). 또한 더 적은 MCU가이를 지원합니다.