이 연산 증폭기의 제한 요소는 무엇입니까?

다중 피드백 대역 통과 필터를 설계했습니다

input voltage = 100kHz sine wave, 80mV amplitude
gain = 2 AV,  
center frequency = 100kHz 
pass-band = 10kHz
output voltage => centered around +2.5V
supply voltage => +5V

설계 제한은 단일 전원 작동 증폭기를 사용해야한다는 것 입니다.

Op-Amps For Everyone 에서 계산을 수행 했으며 OP27 및 OP355NA의 두 가지 opamp로 원하는 결과를 얻었습니다.

참고 사항 :

• 아래 나열된 여러 JFET 연산 증폭기를 사용해 보았습니다.
• 이상적인 연산 증폭기를 사용하여 계산이 올바른지 확인

아래 회로는 Proteus 및 LTSpice 소프트웨어 모두에서 구축 및 테스트되었습니다. 둘 다 동일한 결과를 낳았으며 예상 한 결과입니다.

회로 설계 :

아날로그 분석 (2의 이득, 약 2.5V를 중심으로)

주파수 응답 (100kHz에서 중심 주파수 )

문제는 이러한 부품이 표면 실장 (OP355NA)이거나 매우 비싸다는 것입니다 (OP27). 내가 감당할 수없는 연산 증폭기를위한 20 명 이상의 달러를 지불 할 수 있습니다.

이것들은 내가 사용할 수있는 단일 레일 op 앰프이며 예상대로 작동하지 않습니다!

• TL 081
• TL 082
• Tl 071
• TL 074
• LM 358
• LM 324

TL071과 TL074를 사용하여 지금부터 시뮬레이션 할 것입니다.

모든 연산 증폭기는 매우 유사한 결과를 출력합니다. 다음 출력은 TL071 의 결과이며 Proteus와 LTSpice 모두에서 테스트되었습니다. 여기에 LTSpice 버전이 있습니다.

아날로그 분석

(전압 감소 pp)

주파수 응답

(중심 주파수가 왼쪽으로 이동)

보다시피, 게인이 부정확하고 중앙 주파수가 왼쪽으로 이동합니다. 이것은 내가 사용할 수있는 모든 op 앰프에 대해 반복되는 주제였습니다 .

위에 나열된 연산 증폭기가 모두 다르다는 것을 알고 있지만 100kHz에서 1V의 피크 전압에서 최대 피크 출력 전압을 제공 할 수 있어야합니다. 다음 특성 그래프는 TL071 및 TL074에 대한 것으로, 둘 다 동일한 잘못된 응답 을 제공합니다 .

유틸리티 이득 대역폭은 3MHz입니다.

분명히 중요한 몇 가지 사양이 누락되어 있지만 고려하지 않고 있지만 위의 작업 중 어느 것도 현재 작업에 제대로 작동하지 않는 것이 매우 이상합니다.

1. Tl074 또는 Tl 081이 아닌 OP27 (GBW = 8MHz)에서 올바른 결과를 얻을 수있는 이유는 무엇 입니까?

편집하다:

유용한 의견과 답변 덕분에 회로 요구 사항을 과소 평가 한 것처럼 보입니다. 주로 입력 저항 비 (40dB)의 감쇠

약 20-40의 Q를 얻으려고 노력하고있는 것처럼 보입니다 .GBW는 중심 주파수보다 훨씬 높고, 바람직하게는 10-10MHz와 같은 5-10 배이어야합니다. .

1. Q가 20-40 정도 인 이유는 무엇입니까? 내 경우 Q (중심 주파수 / 흑백) 또는 100k / 10k (= 10)가 아닙니다.
2. 또한 GBW가 중심 주파수의 약 5-10 배 여야하는 이유는 무엇입니까? 참조해야 할 계산이나 정렬이 있습니까?

약 20-40의 Q를 얻으려고 노력하고있는 것처럼 보입니다 .GBW는 중심 주파수보다 훨씬 높고, 바람직하게는 10-10MHz와 같은 5-10 배이어야합니다. .

다른 사람들이 말하는 "감쇠"는 높은 Q를 얻기 위해 필요한 저항 비율이므로 피할 수 없다고 생각합니다.

팀에 동의합니다. 불필요하게 입력 신호를 감쇠시키지 마십시오.

그런 다음 유일한 선택은 약 100kHz에서 더 많은 게인을 가진 것입니다.

운 좋게도 테스트 한 모든 opamp는 상당히 낮은 대역폭입니다 (일부는 40 년이 넘었습니다). 10MHz 게인 대역폭 제품 대안을 사용하면 다음과 같은 결과가 나올 것입니다.

예를 들어, TL972는이 애플리케이션에 적합해야하며 평판이 좋은 유통 업체 에서 $ 0.67 (무료 배송)을받을 수 있습니다 . 그러나 이것은 JFET 입력이 아닙니다. 제 입력은 입력 전류가 충분히 낮은 한 실제로 신경 쓰지 않는다는 것입니다.

Rrz0 .... 마지막 두 가지 질문에 답하겠습니다.

(1) 게인 대역폭 제품이 충분히 크지 않은 경우 추가 (오픈 발생) 위상 편이가 발생합니다. 일반적인 효과 : 원하지 않는 Q 향상. 추가 위상 편이는 위상 마진을 줄이고 극점을 가상 축으로 더 이동시킵니다. 이는 극점 -Q (대역 통과 -Q와 동일)를 확대합니다.

(2) GBW가 10MHz 인 경우 100kHz의 개방 루프 이득이 적용됩니다. 40dB (100). 충분하지 않습니다. 그러나 모든 계산은 원치 않는 위상 편이없이 이상적인 연산 증폭기를 기반으로합니다. 위의 (1) 아래의 설명을 참조하십시오. 5 도의 추가 위상 편이조차도. 심각한 Q 향상을 일으킬 것입니다.

(3) 선택한 필터 토폴로지는 개방 루프 게인을 기반으로하므로 비 이상적인 opamp 데이터에 매우 민감합니다. 비 이상적인 opamp 파라미터에 덜 민감한 다른 필터 구조 (Sallen-Key 또는 GIC 기반)가 있습니다.

(4) 소위 "단일 공급"opamp를 사용할 필요는 없습니다. 모든 opamp는 하나의 단일 공급 전압으로 만 작동 할 수 있습니다. 가장 중요한 데이터 : GBW (최대한) 및 충분한 슬 루율 (대형 신호 작동).

편집 / 업데이트

다음 논문은 MFB- 대역 통과 회로에 대한 유한 및 주파수 개방 루프 이득의 영향에 대한 수학적 처리를 포함합니다.

https://www.researchgate.net/publication/281437214_INVERTING_BAND-PASS_FILTER_WITH_REAL_OPERATIONAL_AMPLIFIER

결과 : GBW와 설계 피크 주파수 사이의 계수 100은 앱의 주파수 편차로 이어집니다. 15 % ( 85에서 15 %로 수정 )

다음은 대역 통과 필터에 대한 사전 설명입니다. Signal Chain Explorer 툴을 사용한 답변은 다양한 Unity Gain Bandwidth Opamp의 효과를 보여줍니다.

다중 피드백 대역 통과 필터 시뮬레이션 및 구축

내 질문에 대한 훌륭한 의견과 답변을 얻었지만 다른 답변과 여러 교과서에서 파악한 내용을 하나의 전체 답변으로 추가하고 싶습니다. 아래 정보는 당면한 문제를 해결하는 데 도움이되었습니다.

$Q$$A_v$$f_m$

$A_v= -2Q^2$$Q = 10$$200$$A_v$$Q$

$100$

또한 GBW가 중심 주파수의 약 5-10 배 여야하는 이유는 무엇입니까? 참조해야 할 계산 또는 정렬 된 것이 있습니까?

일반적으로 안정성을 높이고 왜곡을 낮게 유지하기 위해 5와 10 사이의 안전 계수 (sf)가 포함됩니다.

GBW를 계산하려면

$GBW > sf*f_oA_v$

$GBW > sf*100k*102$

따라서 GBW는 50-100MHz 범위에 있어야합니다.

표준 연산 증폭기가 곧 "증기 부족"하므로 고주파, Q 작업에이 유형의 필터를 사용할 수 없습니다. 이러한 어려움을 제외하고는, Q에 대해 중간 정도의 값으로 생성 된 높은 이득은 실용적이지 않을 수 있습니다. 따라서 입력 신호를 감쇠시켜야합니다.

$A_v=-2$$Q=10$

이를 보완하기 위해 저항 비 100 (R7 / R5)으로 감쇠합니다.

분명히 중요한 몇 가지 사양이 누락되어 있지만 고려하지 않고 있지만 위의 작업 중 어느 것도 현재 작업에 제대로 작동하지 않는 것이 매우 이상합니다.

$40dB$$6dB$

@Markus Müller가 지적했듯이 고대의 op-amp를 사용하고있었습니다. TL972 와 같은 훨씬 더 나은 대안이 있습니다 .

@LvW가 언급했듯이, 이득 대역폭이 충분히 크지 않으면 주파수 응답은 위상 편이를 경험합니다. 또한, "선택된 필터 토폴로지는 개방 루프 이득에 기반하기 때문에 비 이상적인 opamp 데이터에 매우 민감하다"는 사실이 올바르게 언급되어있다.

여기서는 Opamps for Everyone 에서 발췌 한 내용을 제공합니다 .

$100$$100$