프로세서는 다른 기술을 사용하여 설계 되었습니까?

다른 기술을 사용하여 프로세서를 설계 할 수 있습니까? 예를 들어, 인텔의 28nm 프로세서는 28nm 기술로 구축 된 해당 프로세서의 모든 게이트이거나 28nm로 구축 된 해당 프로세서의 가장 중요한 부분이며, 다른 하나는 설계되는 덜 중요한 부분입니다. 예를 들어 65nm 이상과 같은 훨씬 저렴한 기술에서?

그렇다면 [프로세서는 기술이 혼합 된 것입니다] 어떻게 실제로이를 수행 할 수 있습니까 (즉, 동일한 다이의 다른 기술)? 그리고 왜 이것이 이루어 집니까?

이 모든 것에 대해 궁금해서 이러한 질문과 관련된 추가 정보도 환영 이상입니다.

"기술"은 실제로 당신이 요구하는 것에 대한 올바른 용어가 아닙니다. 칩의 기술은 칩을 만드는 데 필요한 특정 처리 단계에 의해 결정되며, 그 중에서도 칩의 다양한 항목에 대한 최소 피처 크기를 결정합니다 . 특정 기술 (예를 들어, 28 nm)과 공통으로 관련된 수는 구체적으로 최소 게이트 길이를 말하며, 이는 트랜지스터 게이트를 형성하는 마스크 상에 그려 질 수있는 라인의 폭에 의해 결정된다.

확실히, 주어진 칩의 모든 트랜지스터가 최소 게이트 길이를 요구하지는 않으며, 대부분은 최소 게이트 폭 이상을 필요로하므로 (더 큰 전류 처리 기능을 위해) 칩에서 다양한 크기의 트랜지스터를 볼 수 있습니다. .

전체 프로세서는 동일한 기술로 구축됩니다. 이것은 마스크 (들) 및 광학에 의해 결정되어 웨이퍼상의 각 다이 상에 이들을 투영시킨다 ( "스테핑"이라 불리는 프로세스). 기능 크기가 작을수록 더 많은 부품을 다이에 포장하고 전력 소비를 줄이며 속도를 높일 수 있습니다. 그것은 작은 재산을 (그들이 지출 아무 소용이 할 마스크에 작은 재산을 비용) 다음의 가능성을 사용할 수 없습니다.

명확하게하기 위해 : 예, 같은 28 나노는 전체 다이 표면에 대한 하나의 단계에서 사용되지 않지만 더 , 모든 구성 요소는 동일한 크기 일 것이다. 단지 28 nm 마스크가 다이의 일부를 위해 65 nm 마스크로 교체되지 않을뿐입니다.

편집
28 nm의 작은 크기를 필요로하지 않는 다이에는 더 큰 영역이 있습니다. 플립 칩용 솔더 볼 패드가 일반적입니다.

스케일을 주목하십시오 :이 패드는 다이에서 가장 미세한 구조보다 1000 배 더 큽니다. 여기서,보다 미세한 마스크가 사용될 수 있지만, 프로세스 단계가 또한 28 nm를 필요로한다면, 동일한 마스크가 둘 모두에 사용될 것이다. 패드가 엄청 커서 위치를 정확하게 지정할 필요가 없기 때문에 마스크를 전환하지 않아도 오류가 발생하기 쉽습니다.

주어진 현대 공정에서 여러 GOX (Gate Oxide) 두께를 갖는 것이 매우 일반적입니다. 이것은 비용상의 이유가 아니라 외부 세계와의 인터페이스에 사용됩니다. 코어는 가장 낮은 전압과 더 얇은 GOX에서 작동하지만 훨씬 빠릅니다. 더 두꺼운 게이트 산화물 트랜지스터는 패키지 핀에 연결되고 느리지 만 더 높은 전압에서 작동합니다.

GOX 두께를 조정하면 트랜지스터의 물리적 크기도 증가해야합니다.

이 이중 GOX 흐름을 수용하기 위해 추가 단계를 추가하면 실제로 프로세스 비용이 증가합니다. 그러나 다른 현명한 일을 할 수는 없습니다.

다른 기술을 사용하는 이유는 정적 전력 (기본적으로 트랜지스터의 누설 전류)을 낮추기위한 것입니다. 90nm 공정에서 정적 전력은 비교를 시작하고 결국 동적 전력을 가리게됩니다. 어떻게 구현할 수 있습니까? 28nm 프로세서를 사용할 수 있다면 실리콘 제조 공정에 마스크와 에칭이 필요합니다 .28nm를 사용하여 65nm 프로세스를 수행 할 수 있다고 가정하면 마스크의 큰 트랜지스터 일 것입니다

기술 노드는 피처 크기 (드레인 및 소스와의 MOS 트랜지스터 채널의 길이)와 관련 될 수있다. IC가 28nm라면, mim 길이 채널이 28size를 의미하며 모든 채널 길이가 동일하지는 않지만 65nm로가는 것은 아닙니다.