최신 프로세서는 생산 결함을 보상하기 위해 논리 장치에 중복성이 있습니까?


10

최신 프로세서는 수십억 개의 트랜지스터로 구성되며 새로운 생산 기술은 종종 적어도 첫 달에 수율에 문제가 있지만 수년이 지난 후에도 때때로 칩에 결함이있을 것이라고 생각합니다.

큰 블록 (예 : 캐시)에서는 일부를 비활성화하고 사용 가능한 메모리 양을 줄임으로써 적어도 칩을 버리지 않고 저렴한 가격으로 판매 할 수 있음을 알고 있습니다. 그러나 논리 장치와 비슷한 것이 있습니까? 패배에 대한 여러 ALU가 있다는 것을 알고 있지만 프로덕션 결함이있는 경우이 중 하나를 비활성화하는 것입니까? 아니면 추가 예비 ALU가 있습니까? 나를 위해 팹이 로직 부분에 결함이있는 트랜지스터가있는 모든 칩을 폐기한다고 믿기가 어렵 기 때문에 완전한 ALU를 비활성화하면 달성 가능한 처리 능력이 상당히 줄어 듭니다.


내 추측이야 실리콘 웨이퍼 생산 가격은 대량으로 상대적으로 저렴하며 케이스에 담기 전에 테스트 할 수 있으므로 상대적으로 낮은 고장률로 완전한 칩을 생산할 수 있습니다. 가격의> 50 %는 순수한 마케팅입니다. 또한 동일한 제품군 내의 많은 프로세서 변형이 동일한 토폴로지에서 이루어지며 일부 스위치 오프 기능 / 코어 / 캐시 (필자가 작성한 것처럼)에서만 차이가 있다고 생각하므로 제조업체는 다음과 같은 경우에도 낮은 생산 실패율을 유지해야합니다 손상된 장치. 그러나 나는 그들이 같은 코어에 대해 여러 개의 예약 된 ALU를 가지고 있다고 의심합니다.
cyclone125

가장 잘 알려진 예는 인텔 486SX로, FPU가 비활성화 된 DX와 동일한 다이였습니다. 그러나 나는 이것의 현대 상태가 무엇인지 듣고 싶습니다.
pjc50

나는 그것을 의심한다. 최신 프로세서 속도에서 낮은 수준의 중복성을 허용하는 데 필요한 논리 및 설계 시간은 그만한 가치가 없습니다. 블록 수준 (코어, fpu, 캐시) 중복성 또는 블록 비활성화만으로도 수율을 크게 높일 수 있습니다. 그리고 현재 프로세서 가격과 웨이퍼 크기에서 5 %의 수율까지도 수익성이있을 수 있습니다.
Edgar Brown

따라서 ALU를 사용할 수 없을 때마다 코어 만 비활성화한다고 생각합니다. 네, 가능할 수도 있습니다. 나는 여기 누군가가 정말로 알기를 바랐다.
jusaca

1
예, 코어를 비활성화합니다. "binning"이라는 연습입니다.
DKNguyen

답변:


3

다른 사람들이 말했듯이 코어 내에서 중복 ALU 논리를 보는 것은 어렵습니다.

코어는 처리량을 최적화하도록 설계되었습니다. 중복 ALU에 대한 추가 논리는 성능에 영향을 미치며 면적이 증가하면 전체 코어 속도가 느려집니다. 기술이 발전함에 따라 실리콘은 더 작아 져 코어가 빨라지지만 본질적으로 동일한 지적 재산을 사용합니다. 여분의 코어가 생산 수율을 높일 수있는 공간이있을 때 왜 여분의 ALU가 있습니까?

2011 년에 인텔은 16 개의 활성 및 16 개의 여분으로 32 개 이상의 코어에 대한 특허를 출원했습니다. 특허에 따르면 고장난 코어의 온도가 높아져 여분의 코어를 전환 할 수 있습니다. 기본적으로 동적 코어 할당이 필요합니다.

작업에 필요한대로 고전력 및 저전력 코어를 할당 할 수 있습니다. 또는 더 높은 온도로 감지 된 불량 코어를 끄십시오. 체커 보드 방식으로 코어를 작동하여 열을 줄입니다.

인텔 특허 : 다수 코어 프로세서의 안정성 향상


그것은 하나의 코어 내부의 여분의 실리콘 영역이 가질 수있는 성능 영향에 대해서는 생각하지 않았습니다. 다른 답변도 암시하기 때문에 전체 코어를 비활성화하는 것이 좋은 방법입니다.
jusaca

5

논리에 없습니다.

그러나 큰 메모리 (SRAM)가있는 경우 '중복'메모리를 사용하는 것이 일반적입니다. 여기에는 영역, 종종 여러 행 또는 열을 대체하도록 프로그래밍 할 수있는 특수 로직이 있습니다.

고장난 영역은 테스트 중에 감지 된 다음 중복 메모리가 결함이있는 위치를 대체하도록 프로그래밍됩니다.

그러나이 '대체'는 OTP (One-Time-Programmable) 비트 또는 해당 값을 보유하는 다른 메모리를 사용하여 설정해야합니다. 따라서 이러한 메모리는 이러한 '영구적 메모리'기능을 가진 칩에만 사용되거나 프로그래밍 비용도 추가되어야하며 이로 인해 발생하는 모든 비용이 발생합니다.


이 OTP 비트가 퓨즈 등을 점화하는 것과 같이 전자적으로 프로그래밍되어 있다고 생각하십니까, 아니면 대형 제조업체가 레이저 트리밍으로 다이를 직접 이동해야합니까?
jusaca

1
OTP는 전자적으로 프로그래밍 할 수있는 온칩 퓨즈입니다 (EEPROM과 비슷하지만 영구적으로) 최종 사용자는 일련 번호, 이더넷 주소, 암호화 키 등을 위해 화상을 입을 수도 있습니다.
Oldfart

4

단순한 MCU 또는 일반적인 단일 코어 프로세서에는 해당되지 않습니다. 여분의 블록을 갖는 비용은 그만한 가치가 없으며, 이러한 프로세서는 최첨단 조각 공정을 사용하지 않으며 거대한 실리콘 영역이 필요하지 않으므로 수율이 충분합니다.

그러나 이것은 실리콘 면적이 다소 크고 결함이 더 높은 미세 조각 공정을 사용하는 일부 멀티 코어 프로세서에 대해 수행됩니다. 이러한 프로세서에서는 결함이있을 때 전체 코어를 비활성화 할 수 있습니다 (ALU보다 훨씬 많은 논리 블록을 포함 함). 그런 다음 프로세서는 저가형 모델로 판매됩니다.

출처 : /skeptics/15704/are-low-spec-computer-parts-just-faulty-high-spec-computer-parts


3

확실히 당신의 질문에 대답 할 수는 없습니다. 1 코어보다 작은 장치를 비활성화하는 것은 의미가 없습니다. 활성화 또는 비활성화 할 수있는 매우 세분화 된 "기능 세트"가되기 때문에 가능한 모든 기능을 갖춘 데카르트 제품은 수많은 CPU 모델을 만들 수 있습니다. 있습니다 많은 CPU 모델은 이미 확실히 더 그들에게없는 도움 10-100 번 떨어집니다!

또 다른 측면은 캐시를 만드는 데 수십억 개의 트랜지스터가 (대부분의 경우) 사용되며, 결함이있는 트랜지스터의 경우 제조업체는 온다이 캐시가 비활성화 된 CPU를 확실히 판매한다는 것입니다 (예 : AMD Thorton vs AMD Barton 참조).

그러나 나는 내가 신뢰하는 사람에게서 들었던 일화를 말할 수 있습니다. 오래 전에 나는 호기심 많은 오버 클럭 커였습니다. 저의 예산 오버 클럭 가능 CPU는 AMD Athlon Thoroughbred였습니다.

애슬론 순종

맞춤형 냉각 솔루션을 장착 할 때 히트 싱크가 다이에 직접 닿을 때 히트 싱크를 부착하는 동안 매우 조심해야했습니다. 고르지 않은 압력을 가한 경우 한 코너에 힘을 먼저 가하면 다이가 코너에서 쉽게 갈라지는 것으로 악명이 높았습니다.

이 사람은 정확히 똑같은 일을했지만 한 구석의 상당 부분이 사라졌지 만 메모리 성능이 크게 저하되었지만 CPU는 기적적으로 훌륭하게 작동했습니다. 모퉁이에는 L2 캐시 만 포함되었으므로 해당 부분이 사라지면 캐싱 프로토콜은 현재 매우 결함이있는 다이 주변에서 작동했습니다 . 아마도 해당 부분의 모든 쿼리에 대한 캐시 누락을보고했을 것이므로 CPU가 L1 캐시로만 (또는 L2의 일부로) 축소되었으므로 대부분의 테스트에서 훨씬 느려졌지만 루프에서 거의 동일한 성능을 보였습니다.

생각의 같은 라인에서, ALU에 결함이 어떻게 든 다시 일을 거부한다는 신호 수있는 경우, CPU가 있다고 할 수있다 다른 ALU가 다시 하강 할 수. 이것이 CPU 제조업체에 의해 수행되고 있는지 여부는 알 수 없지만 의심의 여지가 있지만 15 년 전의 캐시 예는 확실히 가능하다는 것을 보여줍니다.


이것은 확실히 매우 인상적이며 시스템이 자체적으로 결함있는 칩 부분을 감지했기 때문에 일종의 역동적 인 프로세스 인 것처럼 보입니다. 질문을 할 때 생산 라인의 테스트 시스템에서 더 많은 탐지를했습니다. 그러나이 이야기는 확실히 재미있다;)
jusaca
당사 사이트를 사용함과 동시에 당사의 쿠키 정책개인정보 보호정책을 읽고 이해하였음을 인정하는 것으로 간주합니다.
Licensed under cc by-sa 3.0 with attribution required.