이러한 낮은 연산 증폭기 입력 전류는 어떻게 가능합니까?

연산 증폭기의 입력 전류가 낮다는 것을 알고 있습니다. 그것은 그들의 특성 중 하나입니다. 그러나 LMC6001 에 대한 데이터 시트를 보면 ( "초소형으로는 충분하지 않기 때문에"초소형 초저 입력 전류 증폭기 "라고 불림), <censored>가 어떻게 저 입력 전류를 얻는가?

LMC6001 25 25 ° C에서 최대 입력 바이어스 전류 주장 femtoamperes를 . 핀 사이의 정격 입력 오프셋 전압이 10mV 인 SOIC 패키지의 인접한 두 핀인 입력 사이의 400GΩ 저항과 같습니다. 그리고 동등한 입력-전력 저항이 훨씬 더 높습니다!

그리고 비교기를 보면 훨씬 더 인상적입니다. 예를 들어, 더 작은 SC-70 패키지로 제공되는 등가 입력-입력 및 입력-전력 저항은 100 TΩ 정도 인 TLV7211 을 예로들 수 있습니다. 이것은 PCB와 패키징을 통한 누설 전류에 의해 어떻게 지배되지 않습니까?

입력 임피던스는 누설 전류와 직접 비교할 수 없습니다.

$\Omega$

이들은 MOSFET이며 거의 제로 게이트 누설이 완전히 정상입니다. 작은 게이트 커패시턴스에 약간의 충전만으로 100 년 동안 비 휘발성 메모리에 충전을 저장할 수 있습니다. 보다 인상적인 성과는 누설 요구 사항 내에서 모든 종류의 게이트 보호를 제공하는 것입니다. 누출을 최소화하기 위해 영리한 부트 스트랩 회로가있을 수 있습니다. 특허를 검색하여 관련 내용이 공개되었는지 확인할 수 있습니다 (National Semiconductor 특허 임).

FR4 PCB를 사용하는 옵션은 완벽하게 청소할 때에도 완벽하지 않으며 (일부 플럭스에 의해 쉽게 오염되어 비교적 큰 누출이 발생합니다). 다음 은 몇 가지 문제를 설명하는 문서입니다. Bob Pease도 누출이 적다는 좋은 팁과 요령이 있다고 생각합니다. 예를 들어, 낮은 누설 핀으로 PCB를 완전히 피하고 PTFE (테플론) 스탠드 오프를 사용할 수 있습니다.

이들은 CMOS 트랜지스터를 적절히 사용함으로써 낮은 입력 전류를 얻습니다. 속도가 크게 저하됩니다. GHZ CMOS 연산 증폭기를 찾을 수 없습니다.

PCB 레이아웃에는 디자인에 두 가지 옵션이 포함되어야합니다. 입력 핀 사이의 보호 레일은 인근 공급 레일의 누설 전류로 인해 출력에서 ​​오프셋과 노이즈가 발생하는 것을 방지합니다. 옵션 2는 보드의 좁은 부분을 라우팅하면서 보드의 해당 부분에 Teflon을 사용하는 것을 의미합니다. 입력에 100 메그 옴 저항이있을 수있는 입력 핀은 이제 인접한 PCB 트레이스와 전혀 접촉하지 않습니다. 일부 테프론 포스트는 100M ~ 기가 옴 범위의 입력을 위해 중앙에 주석 도금 된 와이어와 함께 사용됩니다.

피코 앰프 및 피코 볼트를 측정하는 미터는 이러한 회로 토폴로지를 사용하며 가장 까다로운 요구 사항에 Teflon이 사용됩니다. 별도의 먼지 차폐 및 컨 포멀 코팅은 먼지 및 습기로 인한 소음 및 / 또는 오프셋 오류를 방지합니다.