풀업 저항을 하드 풀업으로 교체하는 것은 나쁜 생각입니까?

저의 많은 설계에는 저항을 사용하여 영구적으로 끌어 올리거나 내리는 모드 선택 또는 유사한 입력을 갖는 IC가 있습니다.

이 모든 것을 간단한 하드 풀업 또는 풀다운으로 교체하면 보드 당 평균 10 개의 게재 위치를 절약 할 수 있습니다. 이것은 나쁜 생각입니까? 그렇다면 왜 그렇습니까?

나는 얼마 전에 EEVBlog 포럼에서 비슷한 질문을했다. 필자는 머릿속에 영구적으로 낮게 필요한 신호는 접지에 단단히 고정하고 영구적으로 높게 필요한 신호는 저항을 통해 연결한다는 개념을 내 머리 속에 가지고있었습니다.

나는이 계획을 어디에서 왜 사용했는지 알지 못해서 그것에 대해 물었다. 나는 그것이 TTL 시절에 더 적용 가능한 어딘가에서 가져온 것일 수 있다고 생각 합니다.

EEVBlog-풀업 저항-기술적으로 필요한 것과 선호하는 것

Huisman이 제안한 것처럼 일반적인 합의는 신호를 반대 방향으로 끌어 올 수 있어야하지 않는 한 간단하게 위 / 아래로 잡아 당길 수 있습니다.

내 질문은 CMOS 기반 장치와 관련이 있다는 점에 주목할 가치가 있습니다 .TTL 제품군을 사용하는 경우 여전히 적용 가능하거나 필요할 수 있습니다.

풀업 저항 값이 높은 경우 더 많은 기술적 이유가 노이즈 내성을 중심으로 이루어졌습니다.

필자가 작성하는 동안 풀업 / 풀다운 저항을 사용하려는 다른 이유는 문제 해결 기능, "숨겨진 기능"또는 디버그 / 서비스 모드 선택 등이 있습니다.

그 스레드 때문에 기능적으로 필요하지 않으면 더 이상 풀업 저항을 사용하지 않습니다.

아이디어 의 풀업 / 풀다운 신호가 신호가 하이로 구동 또는 낮은 아래로 당겨되고 있다는 것입니다 대부분의 시간을 할 수 있지만, 때로는 아래로 당겨 또는 각각 높은 당겼다.

대부분의 시간 동안 당겨지는 신호를 우연히 풀다운하려면 풀업 저항을 사용하여 공급 장치에서 큰 전류가 흐르지 않도록합니다.

따라서 회로가 실제로 위에서 설명한 풀업 또는 풀다운 저항을 사용하는 경우 제거하지 마십시오. (예를 들어, 핀이 오픈 컬렉터 인
경우 ) 회로에서 신호가 영원히 높거나 낮아야 하고 (공급 장치가있을 때) 다른 구성 요소가이 신호의 상태를 변경할 수없는 경우, 배선 할 수 있습니다 . 이러한 신호를 풀업이라고하지 않고 높으며 각각 풀다운이라고하지 않고 낮습니다.

답은 데이터 시트에 있습니다. 논리 입력 작동 전압 사양에 V _CC 또는 V +가 포함되어 있으면 양의 전원에 직접 연결하는 것이 좋습니다.

풀업 저항을 고려해 봅시다. 풀업 저항의 역할은 특정 핀을 HIGH 상태로 당기는 것입니다. 그러나 일부 회로는 접지로 끌어 올릴 수 있기 때문에 핀이 항상 HIGH 상태에있는 것은 아닙니다. I²C 라인을 고려하십시오. 풀업 저항을 통해 풀업되고 필요에 따라 마이크로 컨트롤러가 풀다운 저항을 풀다운합니다. 이러한 회선이 AKA "하드 풀업 (hard pulled up)"에 영구적으로 풀렸다면, I²C 통신은 일어나지 않았을 것입니다. SDA 라인에 영구적 인 HIGH 상태가 표시됩니다.

시나리오

귀하의 경우, 핀과 GND / V _cc 사이에 저항이 있다면 제거하지 마십시오. 데이터 시트에 저항을 넣으라고 지시하면 그렇게하십시오. 그러나 풀업 / 풀다운의 기능을 더 깊이 이해하고 이해하려면 데이터 시트에서 IC 블록 다이어그램을 찾으십시오. 때로는 내부 블록의 회로도를 찾을 수도 있습니다. 특정 저항의 기능을 이해하십시오 (회로를 이해하기 어려운 경우 회로도를 여기에 게시 할 수 있음). Huisman이 말했듯이 핀이 영구적으로 당겨 지거나 당겨지면 핀의 상태가 당겨 지거나 당겨지지 않는 것으로 간주됩니다. 대신 높거나 낮습니다.

풀업 / 풀다운에 대한 정보

풀업 (및 풀다운) 저항은 일반적으로 약 10kΩ이며 일반적으로 핀을 정의 된 상태-HIGH (또는 LOW)로 유지합니다. 외부 회로가 풀업 핀을 풀다운하면 해당 핀의 접지에 대한 낮은 저항 경로를 제공합니다. 따라서 풀업 저항 값은 외부 회로가 핀, GND에 제공하는 저항에 따라 달라집니다. 풀업 값은 풀다운 경로의 저항보다 훨씬 커야합니다. ASIC을 사용하는 일부 회로 설계에서는 더 높은 값의 풀업 또는 풀다운을 사용할 수 있습니다.

답을 요약하기 위해 풀업 또는 풀다운 저항은 일부 회로를 통해 핀의 상태를 변경해야 할 때 사용됩니다. 나중에 핀 상태가 변경되지 않으면 V _CC 또는 GND로 고정 배선 할 수 있습니다 .

아무도 언급하지 않은 것을보고 놀랐습니다 여기에 DFT를 . 경우에 따라 풀업 / 다운 저항을 사용하면 테스트 픽스처가 신호를 주입하고 테스트 시간 동안 입력을 다른 상태로 놓을 공간이 남습니다. 항상 "활성화"상태로 유지하려는 Chip Enable 신호의 간단한 예를 사용하겠습니다.

ICT 테스트를 수행하는 동안 IC 출력을 고 임피던스 모드로 설정하기 위해 칩 활성화 핀을 비활성화 할 수 있습니다. 이렇게하면 테스트 픽스처가 비활성화 된 IC의 출력에 임의의 신호를 주입 할 수 있으며, 그렇지 않으면 CE 핀이 "하드 드라이브"인 경우 불가능합니다.

추가 사용 사례입니다. 이 스레드의 다른 답변이 유효합니다.

그것은 왜 당신이 그것을 당기고 있는지에 달려 있습니다. 때때로 시작 중 칩의 내장 부트 로직에 의해 사용되지 않는 기능이 토글 될 수 있습니다. 프로세서가 여러 소스에서 부팅 될 수있는 경우 전원을 켤 때 연결된 소스를 자동으로 검색해야 할 수 있습니다. 코드 실행 전에 (코드 실행 전에) 일부 라인이 토글 될 수 있습니다. 따라서 데이터 시트에 "사용하지 않으면 풀업"이라고 표시되어 있으면 제조업체에 다시 확인한 후 묶어 두십시오. 또는 가능하면 시동 중에 라인의 동작을 모니터링하여 라인이 낮게 구동되지 않도록 할 수 있습니다.

흠. 아직 언급하지는 않았지만 특히 핀이 높은 이유는 전력 소비를 줄이기 위해 저항을 사용하는 것입니다. 해당 장치에 대한 데이터 시트를 참조하십시오.