VCC가 IC에 도달 한 후 바이 패스 커패시터 배치

바이 패스 커패시터와 가능한 배치에 대한 질문이 있습니다.

VCC와 데이터 라인의 대부분이 한쪽에 있고 양면이 필요에 따라 GND 평면으로 사용할 수있는 양면 PCB가되기를 희망합니다.

나는 달성하고자하는 비슷한 일을하고있는 온라인 PCB의 그림을 발견했다. 따라서 5V에서 3.3V로 신호 레벨 변환을 수행하기 위해 3 개의 SN74LVCH16245A 제품군 IC가 있으며 그 반대도 마찬가지입니다.

설계자가 바이 패스 커패시터를 우아하게 처리하는 방법을 발견했습니다. SN74LVCH16245A IC 아래에 작은 VCC 평면이 생성되어 있고 IC의 VCC 라인 이 핀의 반대쪽에있는 해당 평면 에 연결된 것으로 보입니다 . 바이 패스 커패시터를 사용하면 정상 쪽의 핀에 연결되고 바이 패스 커패시터의 다른 연결은 GND를 위해 다른쪽에 깔끔하게 연결됩니다.

아래 이미지에서 SN74LVCH16245A IC 위에 상자를 그렸습니다.

아래에서 내가 생각하는 것을 다이어그램으로 만들었습니다.

제 질문은 PCB의 VCC가 IC의 VCC 핀에 도달 한 후에 바이 패스 커패시터를 배치해도 괜찮 습니까? 나는 이런 바이 패스 커패시터를 본 적이 없거나 이런 배치를 권유했기 때문에 묻습니다. 내가 본 모든 그림에서, VCC 라인은 다른 모든 데이터 라인이하는 정상적인 방향에서 IC의 VCC 핀을 향한다. 바이 패스 커패시터는 항상 들어오는 VCC- 핀과 IC 자체의 VCC- 핀 사이에 있지만 아래 그림과 같이 나중에는 절대 안됩니다.

바이 패스 커패시터를 이러한 방식으로 배치해도된다는 것이 사실이라면, IC의 인접한 데이터 핀에 "브리지"로 바이 패스 커패시터를 배치하는 설계와 결합 할 수 있을까요? 아래 그림에 따라?

누구든지 이것이 괜찮은지 또는 바이 패스 커패시터를 배치하는 방법에 대한 더 나은 제안이 있는지에 대해 통찰력을 줄 수 있습니까?

감사!

중요한 것은 디커플링 커패시터와 IC 핀 사이에 인덕턴스 경로가 낮아야한다는 것입니다. 모든 인덕턴스는 커패시턴스의 효율성을 감소시킵니다. 커패시터를 "후"에 공급 트레이스를 배치한다는 것은 커패시터가 더 높은 인덕턴스를 통해 재충전되어야한다는 것을 의미하지만 이것이 왜 중요한지 알 수 없습니다.

낮은 인덕턴스 = 짧고 넓은 트레이스. IC 아래의 매우 넓은 트레이스는 인덕턴스가 상당히 낮기 때문에 다이어그램에서 IC의 왼쪽과 오른쪽에 디 커플러를 배치하는 것이 일반적으로 효과적입니다. 다른 것들이 타협되지 않았다고 가정하면 대안이 효과적 일 수 있습니다.

인덕턴스와 커패시터는 공진 회로를 형성하므로 필터는 공진 주파수에서 효과적이지 않습니다. 따라서 설계자들은 종종이를 해결하기 위해 여러 값의 디 커플러를 사용합니다. 0.1uF 및 0.01uF 또는 고주파 보드의 경우 0.01 및 0.001uF

디커플링의 효과를 분석 할 수있는 첨단 도구 (예 : 비싼 도구)가 있습니다. 나는 개인적으로 사용하지 않았으며 보드 설계를 중단 한 후에 나왔습니다.

레이아웃의 일부 임피던스 플롯을 수행하는 방법을 이해 한 후에는 트레이스 인덕턴스를 0.5nH / mm로 변경하고 s-parms 또는 ESR로 캡 값을 선택하고 전력 평면 임피던스를 계산할 수 있습니다.

그러나 공명은 항상 가장 원하는 곳에서 발생한다는 것을 기억하십시오. ( 머피의 법칙)

중요하지 않습니다. "전원 공급 장치에서 IC로가는 전류는 IC로가는 도중에 디커플링 커패시터를 재충전합니다"라고 생각하지 마십시오. 이것은 공기 압축기의 저장 탱크, 저수지 또는 공급 트레인과 같이 우리가 사용할 수있는 기계적 유추를 따르지 않습니다.

회로의 개별 AC 및 DC 분석을 생각하십시오. DC / 저주파 전류의 경우 전원 공급 장치가 커패시터에 전원을 공급합니다. AC / 고주파에서 실제 전원 공급 장치는 개방 회로이며 유효 전원 공급 장치는 실제로 커패시터 자체입니다.

서로 다른 두 회로가 서로 다르게 실행되므로 실제로 중요한 것은 구성 요소와 커패시터 사이의 최소 루프 거리입니다. 커패시터를 리프레시하는 DC 전류 경로는 커패시터가 실제로 공급하는 AC 전류 경로로 재생되지 않습니다. IC에 도달하기 전에 커패시터를 지나가는 DC 전류는 관련이 없습니다.

이에 대해서는 11.7 섹션의 Henry Ott 's Book 전자기 호환성 엔지니어링에 자세히 설명되어 있습니다.

나중에 괜찮습니다. 아마도 PCB 설계자는 IC + 바이 패스 캡의 루프 면적을 줄이기 위해이 접근법을 사용했을 것입니다. 루프 영역이 작을수록 (더 작은) 인덕턴스와 싸울 때 적은 에너지가 필요합니다.

X2Y 커패시터를 확인하고 인접한 PCB 비아를 통한 전류 흐름이 인덕턴스를 최소화하고 바이 패스를 개선하는 방법을 확인하십시오.

고주파수 데이터 라인 충실도에 대한 중요한 주제를 탐색하고 있습니다. 3_D 토폴로지 (2_D가 아니라 3_D)를 그리고 전체 동봉 된 볼륨을 검사하십시오. 이 볼륨을 최소화하는 것은 에너지 저장을 최소화하고 인덕턴스를 최소화하는 열쇠입니다.

전체 목표가 낮은 esr 바이 패스 인 경우 전체 크기의 전원 및 접지면을 사용하는 것이 가장 좋습니다. ESR 결과가 가장 낮습니다. 바이 패스 캡을 연결하는 비아 배치가 가장 중요합니다. Vcc와 gnd via가 capicators에 가능한 한 가깝기를 원합니다. IC의 경우 비아가 패드에 닿을 수있을 정도로 비아를 원합니다. 이 디자인은 노이즈가 가장 적고 시스템이 가장 안정적입니다.

따라서 2 레이어 디자인에 대한 귀하의 질문에 대해서는 모든 것을 라우팅하는 것을 매우 신중하게 생각합니다. 내부 전원 및 접지면을 추가하는 것이 좋습니다. 그렇게 할 수 없다면 한쪽에 gnd를 붓고 다른쪽에 전원을 켜고 타설을위한 공간을 유지하십시오.

어느 쪽이든 괜찮지 만 유일한 중요한 것은 핀에 가깝게 배치하는 것입니다.

내가 더 생각할 것은 보드의 한쪽에 큰 GND 비행기를 정말로 원한다면입니다. 우리는 무한한 물건을 싱크 할 수있는 마법의 0V 인 것처럼 GND를 취급합니다. 실제로 모든 GND 연결은 실제로 해당 평면을 통과해야합니다.

즉, 동일한 경로를 통해 여러 전압이 이동합니다. GND 평면은 0V가 아닌 다른 전위에있을 것입니다. 이것은 항상 큰 문제는 아니지만 소음이 걱정되는 부분이라면 반드시 살펴 봐야 할 부분입니다.

일부 구성 요소에 대해 격리 된 리턴 경로를 갖는 것이 매우 좋습니다.