회로 기판 트레이스를 배치 할 때 어떤 임피던스를 고려해야합니까?


16

마이크로 컨트롤러 등을위한 저속 회로 설계 (일반적으로 20MHz 미만)를 수행하고 있으며, 이제 더 고속 회로를 시작하고 있습니다. 내가 알고 싶은 것은 :

  • 고속 회로의 트레이스에 대해 고려해야 할 사항은 무엇입니까?

  • 두 고속 장치 사이의 각 라인을 임피던스 정합시켜야합니까?

  • 모든 트레이스의 길이가 같아야합니까?

  • 이 규칙에 대한 좋은 참고 자료가 있습니까?

  • 오픈 소스 회로 설계 도구 ( gEDA 및 회사)를 사용하여이를 수행 할 수 있습니까 ?


1
나는 여기서 비슷한 질문 을했고 지식이있는 대답을 얻었다 .
tyblu

답변:


10

(처음에는 100MHz 범위의 보드에 대한 경험이 있지만 전문가와는 거리가 멀다.)

표준 참조는 Johnson과 Graham의 고속 디지털 디자인입니다. 존슨은 또한 2003 년에 더 진보 된 속편 고속 신호 전파를 썼다.

gEDA 및 회사와 함께 보드를 배치 할 수는 있지만 가능한 경우 더 나은 도구를 찾는 범위에서 임의로 어려울 수 있습니다. 손으로 많은 흔적의 길이를 맞추는 것은 지루합니다.

실제로 트레이스와 관련하여해야 할 일은 다음과 같습니다.

  1. 트레이스 길이가 디지털 신호의 상승 에지의 1/6보다 길면 트레이스 길이가 중요해집니다. 일반적인 PCB에서 1ns의 상승 시간의 경우 상승 에지가 약 6 인치에 걸쳐 있으므로 트레이스의 길이가 1 인치 미만이되기를 원합니다.

  2. 반사 신호를 방지하기 위해 트레이스의 종단을 특성 임피던스와 일치 시키려고합니다. 실제로, 이는 트레이스가 대상에 도달하기 직전에 레지스터를 접지에 배치하거나 트레이스 시작시 저항을 직렬로 배치하는 것을 의미합니다. 나는 오랜 기간에 대한의 가치가 쳐다보고 할 Crecraft와 게르 겔리에 의해 아날로그 전자의 12 장에있는 그림을 발견했습니다 http://books.google.com/books?id=lS7qN6iHyBYC&lpg=PP1&ots=cg6ZMM2GI1&dq=analog%20electronics%20crecraft&pg = PA296 # v = snippet & q = propagation % 20of % 20a % 20pulse & f = false 제조업체의 데이터 시트에 때때로 권장되는 종료 구성표가 있습니다.

  3. 신호 속도가 증가함에 따라 상호 인덕턴스와 급격한 전류 변화 (V = L * di / dt)로 인해 인접 트레이스에 유도 된 전압에 대해 걱정해야합니다. 사람들은 이것을 "누화"라고 부릅니다. 즉, 트레이스를 서로 간격을두고 배치하고 모든 트레이스 아래에 접지면을 사용하거나 분리하려는 트레이스 사이에 접지 트레이스 ( "가드 트레이스")를 배치해야합니다.

그것이 실제로 실제로 걱정하는 전부입니다.


6

고속 디지털 신호의 경우, 트레이스의 임피던스를 신호 출력 드라이버의 출력 임피던스와 일치 시키려고합니다. 많은 신호 전송 라인도 터미네이션이 필요합니다. 이것은 반사와 심볼 간 간섭을 줄입니다. 트레이스의 임피던스는 주로 너비와 PCB 스택 업에 의해 결정되지만 신호 리턴 경로도 중요한 역할을합니다. 분할 접지면을 통해 레이어를 전환하거나 신호를 라우팅하면 임피던스 불연속이 발생하고 링크가 작동 할 수있는 최대 속도가 저하됩니다.

트레이스 길이 일치 요구 사항은 신호에 사용되는 버스 프로토콜의 타이밍 요구 사항에 따라 결정됩니다. 예를 들어, DDR 메모리 인터페이스는 DQ (데이터) 신호가 DQS (스트로브) 신호의 너무 많은 피코 초 내에 도착해야합니다. 미스 매치의 대략적인 추정치는 전송 길이의 트레이스 길이 미스 매치 및 전파 지연으로부터 계산 될 수있다. 신호 무결성 엔지니어는 라우팅 토폴로지 및 I / O 드라이버 모델의 시뮬레이션을 실행하여 타이밍 스큐를보다 정확하게 분석합니다.

하워드 존슨 박사의 저서 "고속 디지털 디자인 : 블랙 매직 핸드북"(http://www.amazon.com/High-Speed-Digital-Design-Handbook/dp/0133957241)

제이슨


5

이것은 모두 "고속"의 의미에 달려 있습니다.

종료가 필요한지 결정하는 가장 중요한 요소는 상승 에지가 전파되는 데 걸리는 시간입니다. 상승 시간이 100ps 인 경우 100MHz 또는 10MHz인지 여부는 중요하지 않으므로 반사로 인해 여전히 피해를 입을 수 있습니다. 그러나 반사는 "전송 라인"길이에 도달 할 때만 문제가됩니다. 나는 그것이 300ps의 상승 시간마다 종료하지 않고 1 인치 정도 갈 수 있다고 생각합니다. .9ns의 상승 시간 동안 약 3 인치가됩니다.

흔적의 임피던스까지, 당신은 구글 "마이크로 스트립"해야합니다. 트레이스 아래에 단단한 접지면이 필요합니다. 그런 다음 평면으로부터 트레이스의 거리 (보드 스택 업에 의해 결정)와 트레이스의 너비가 트레이스 임피던스를 결정해야합니다. 많은 PCB 설계 툴이 자동으로 트레이스 임피던스를 계산합니다.


0

회로에서 요구하지 않는 한 트레이스 길이를 동일하게 만들 필요는 없습니다. 예를 들어 DDR 메모리에는 일정량의 메모리가 필요하고 차동 트레이스에는 필요합니다.

시뮬레이션의 표준은 HyperLynx (Mentor 제작)입니다. LineSim은 사전 레이아웃을 수행합니다. BoardSim은 레이아웃을 수행합니다.

당사 사이트를 사용함과 동시에 당사의 쿠키 정책개인정보 보호정책을 읽고 이해하였음을 인정하는 것으로 간주합니다.
Licensed under cc by-sa 3.0 with attribution required.