고속 디지털 신호의 경우, 트레이스의 임피던스를 신호 출력 드라이버의 출력 임피던스와 일치 시키려고합니다. 많은 신호 전송 라인도 터미네이션이 필요합니다. 이것은 반사와 심볼 간 간섭을 줄입니다. 트레이스의 임피던스는 주로 너비와 PCB 스택 업에 의해 결정되지만 신호 리턴 경로도 중요한 역할을합니다. 분할 접지면을 통해 레이어를 전환하거나 신호를 라우팅하면 임피던스 불연속이 발생하고 링크가 작동 할 수있는 최대 속도가 저하됩니다.
트레이스 길이 일치 요구 사항은 신호에 사용되는 버스 프로토콜의 타이밍 요구 사항에 따라 결정됩니다. 예를 들어, DDR 메모리 인터페이스는 DQ (데이터) 신호가 DQS (스트로브) 신호의 너무 많은 피코 초 내에 도착해야합니다. 미스 매치의 대략적인 추정치는 전송 길이의 트레이스 길이 미스 매치 및 전파 지연으로부터 계산 될 수있다. 신호 무결성 엔지니어는 라우팅 토폴로지 및 I / O 드라이버 모델의 시뮬레이션을 실행하여 타이밍 스큐를보다 정확하게 분석합니다.
하워드 존슨 박사의 저서 "고속 디지털 디자인 : 블랙 매직 핸드북"(http://www.amazon.com/High-Speed-Digital-Design-Handbook/dp/0133957241)
제이슨